SignalTap II 软件使用步骤

SignalTapII是Altera的FPGA片上调试工具,用于实时捕获和显示信号。文章详细介绍了如何在Quartus环境下设置SignalTapII,包括选择信号、添加采样时钟、设置采样深度和解决信号优化问题。此外,还提到了烧录过程中的注意事项和解决报错的方法。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >


前言

环境:
1、Quartus18.1
2、板子型号:原子哥开拓者2(EP4CE10F17C8)
要求:
能够使用SignalTap II进行片上调试。


一、SignalTap II是什么?

SignalTap II 全称 SignalTap II Logic Analyzer,是第二代系统级调试工具,可以捕获和显示实时信号,是一款功能强大且极具实用性的 FPGA 片上调试工具软件。SignalTap II 可以选择要捕获的信号、捕获的触发方式以及捕获的数据样本深度,实时数据提供给工程师帮助 debug。解决了使用外接的逻辑分析仪产生昂贵花费的问题。

二、使用步骤

  • 点击下方打开SignalTap II
    在这里插入图片描述
  • 组成:
    在这里插入图片描述
  • 双击节点列表和触发条件的空白区域:

如果没有出现下面的选项则点击箭头位置

在这里插入图片描述

  • 将 Filer 设置为 SignalTap:pre-synthesis,再点击List按钮,信号即可出现:
    在这里插入图片描述
  • 双击将我们想要的信号选中,同样双击将我们的信号删除(或者选中信号后通过中间的箭头将信号选中):

在这里插入图片描述

  • 点击insert然后close:
    在这里插入图片描述
  • 下面是添加的信号:
    在这里插入图片描述
  • 解决信号被优化的问题:
    1、将 reg 与 wire 信号改成输出端口信号(繁琐)
    2、在待观察的 wire 信号旁边加上/synthesis keep/ 对于 reg 信号则加/synthesis noprune/
wire [23:0] counter/*synthesis keep*/;
reg [23:0] counter/*synthesis noprune*/;
  • 添加采样时钟:
    在这里插入图片描述
  • 选择sys_clk:

在这里插入图片描述

  • 设置采样深度:
    在这里插入图片描述

这里我们设置的采样深度为2K,采样深度的值越大,所能观察信号的时间范围也就越长,但同时所消耗的 FPGA RAM 资源也就越大

  • 点击保存:
    在这里插入图片描述
  • 是否添加到工程:
    在这里插入图片描述
  • 效果:
    在这里插入图片描述

我们会发现多了一个stp2文件,下一步我们进行全编译

  • SignalTap II 中进行烧录
    在这里插入图片描述
  • 点击开始分析:
    在这里插入图片描述
  • 报错:
    在这里插入图片描述

因为板子之前固化了别的程序,所以现在的STP文件烧不进去.我们需要出去将现有的sof烧写进去.

  • 成功:
    在这里插入图片描述

三、总结

以上就是今天想要介绍的SignalTap II 软件在线调试的主要步骤,孰能生巧,收藏下来多试几遍就会了。

四、参考资料

正点原子官方
SignalTap 逻辑分析仪的使用

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

混子王江江

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值