
数字IC
文章平均质量分 69
我真帅66
这个作者很懒,什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
uart的基本组成与实现
异步、全双工、串行通信协议发送:将并行数据转换为串行数据进行传输接收:将串行数据转换为并行数据:发送、接收方使用各自的时钟控制数据的收发:数据可以同时双向传输。原创 2024-05-10 12:04:40 · 626 阅读 · 0 评论 -
Verilog有符号和无符号数的饱和与截尾
数据截位中常用的算法是四舍五入,当某个模块的输出为8bit,后一个模块只能接收5bit时,此时就需要对数据进行截位处理,即可对数据进行四舍五入。数据饱和:当数据大于我们设定的最大值时,输出数据=最大值;当数据小于所设定的最小值时,输出数据=最小值。在学习FIR滤波器时,遇到饱和、截位,以此记录学习。原创 2024-04-25 17:15:30 · 728 阅读 · 0 评论