dragon_cdut的博客

1,FWFT (first word fall through)模式： 当rd_en由低跳变到高电平时候，FIFO读出的数据FIFO_dout 立即读出来。2,standard 标准模式：当rd_en由低跳变到高电平时候，FIFO读出的数据FIFO_dout不会 立即读出来，要在下一个时钟周期才能显示出来。小结：1，FWFT FIFO是一个组合逻辑，读数据与读信号是同一个时钟周期出

Verilog wire和reg分析2

Verilog wire和reg分析1

原文地址：https://www.cnblogs.com/lifan3a/articles/4229952.html现在的FPGA设计，规模巨大而且功能复杂，因此设计的每一个部分都从头开始是不切实际的。一种解决的办法是：对于较为通用的部分可以重用现有的功能模块，而把主要的时间和资源用在设计中的那些全新的、独特的部分。这就像是你在开发应用程序的时候就不用直接去写驱动物理硬件的代码，而是直接调用...

上溢：写满fifo后继续写则导致上溢下溢：读空fifo后继续读则导致下溢

原文地址：http://comm.chinaaet.com/adi/blogdetail/37555.html其实很惭愧，在这之前用FIFO都是直接用IP，因为应用场景很简单，因此FIFO深度的选择也比较随意，并没想很多。今天在网上看到一个异步FIFO深度计算的题目，发现对于这块并不熟悉，因此注意了下，下面写写自己的一些理解吧。提前说明下，因为我实际中并没有碰到需要去计算FIFO深度的场景，因...