Vivado和Matlab联合的成型(根升余弦)滤波器设计

本文详细描述了如何利用100MHz时钟信号分频生成1MHz信号,并将其转换为双极性非归零码。通过48阶成型滤波器进行信号处理,重点讲解了Matlab中的滤波器设计和Vivado中的FIRIP核配置,以及使用Modelsim进行仿真的过程和注意事项。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

输入信号:时钟信号分频并处理后的双极性非归零码

滤波器参数:48阶成型滤波器,滚降系数0.5等

选用双极性非归零码作为输入是为了模拟数字通信技术中(其实是我几个月后的毕设要求...),如QPSK调制解调技术,分IQ路后要进行成型滤波,此时IQ路的信号就是带极性的非归零码+1,-1。

1.输入分频信号生成

系统时钟设置为100mhz,运用计数器原理,生成一个1mhz的信号,再将该信号高电平赋正1,低电平赋负1。

评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值