cache

techtitan

于 2021-04-06 21:25:32 发布

阅读量81

点赞数

CC 4.0 BY-SA版权

分类专栏： Linux

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/techtitan/article/details/115471540

Linux 专栏收录该内容

65 篇文章

订阅专栏

本文深入探讨了Cortex-A53处理器的数据和指令缓存设计。数据缓存采用PIPT（Physical Index Physical Tag）方式，而指令缓存则使用VIPT（Virtual Index Physical Tag）策略。通过这种方式，Cortex-A53优化了缓存寻址，减少了替换冲突，提高了内存访问效率。同时，文章还提到了cacheflush操作在系统维护和数据一致性中的重要性。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

体系结构知识

多路组相连：
将cache划分成n个相等的部分，这样每路的相同地址有1/n的概率不会被替换。

pipt:
tag + index + cacheline line 编码
通过这种方式寻址到某路组相连中的位置。

cortex-a53
数据缓存：pipt
指令缓存： vipt

cache flush知识

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。