知识点积累（不定期更新）

1. 在一个 sv 文件中，多个 always 语句，多个 initial 语句，多个 generate 语句 执行顺序怎样？

在 SystemVerilog (SV) 文件中，多个 always 语句、initial 语句和 generate 语句的执行顺序如下：

generate 语句

• generate 语句块是在编译时执行的，用于生成硬件描述代码。它们不涉及仿真时间中的执行顺序，因为它们在仿真开始之前就已经完成了代码的生成。generate 语句块的执行顺序取决于它们在代码中出现的顺序以及它们之间的依赖关系（例如，for循环和if条件）。

initial 语句

• initial 语句块在仿真开始时执行一次。如果有多个 initial 语句块，它们的执行顺序取决于它们在代码中的出现顺序。但是，需要注意的是，initial 语句块的执行顺序并不总是确定的，特别是在不同的仿真器或不同的编译/仿真设置下。因此，对于依赖于特定执行顺序的初始化，应该将它们放在同一个 initial 语句块中，或者使用同步机制（如#0延迟）来确保执行顺序。

always 语句

• always 语句块定义了始终敏感的逻辑块，这些块在仿真运行期间根据敏感列表中的信号变化而触发。如果有多个 always 语句块，它们的执行顺序取决于敏感信号的变化和仿真时间。always 语句块可以是并行执行的，因此它们的执行顺序并不是预先确定的。每个 always 语句块内部的代码执行顺序是由其敏感信号的变化和代码逻辑决定的。

总结

• generate 语句块在编译时执行，用于生成代码。
• initial 语句块在仿真开始时按代码顺序执行一次。
• always 语句块在仿真期间根据敏感信号的变化而多次执行，它们的执行顺序是不确定的。

在设计中，应该避免依赖于 initial 和 always 语句块的执行顺序，因为这种顺序在不同的仿真器或不同的编译/仿真设置下可能会有所不同。正确的设计应该确保每个 initial 和 always 语句块能够独立执行，并且不依赖于其他块的执行顺序。如果需要同步或特定的执行顺序，应该使用明确的同步机制，如信号触发、事件或时间延迟。

2.

3.