Xilinx FPGA 的 Vivado 开发流程主要包括以下步骤：
- 创建工程：
- 启动 Vivado 软件：双击 Vivado 图标打开软件。
- 新建工程向导：在 Quick Start 中选择 Create Project，打开新建工程向导。
- 设置工程信息：
- 工程名称：为工程起一个有意义的名字，便于识别和管理。
- 工程路径：选择一个无中文路径的存放位置。如果指定路径位置没有对应的工程文件夹，可以勾选软件的自动新建文件夹选项。
- 工程类型：一般选择 RTL Project（寄存器传输级项目），如果有其他特殊需求也可以选择相应的工程类型。如果该选项下有是否创建源文件的选择，可根据实际情况决定是否在此处新建源文件，也可以后续再添加。
- 选择芯片型号：在搜索框中输入目标 FPGA 芯片的型号，从下拉列表中选择对应的芯片。
- 工程信息确认：最后一步是工程的信息展示，确认无误后点击 Finish 完成工程创建。
- 添加设计文件：
- 新建源文件：在源文件窗口点击 “+” 号，选择添加或者新建源文件选项。点击 Next 后，点击 Create File，输入文件名并确认，即可创建一个新的源文件。在创建源文件时，可以提前填入端口信息，选择好端口方向以及位宽，软件会帮写好代码的端口定义部分，如果不需要也可以直接点击 OK。
- 编写代码：双击打开新建的源文件，使用 Verilog 或 VHDL 等硬件描述
最低0.47元/天 解锁文章
扫一扫
2205
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
