串起点滴

[深入理解DDR] 总目录， 蓝色链接是传送门。

HBM 是通过使用特殊液体或薄膜堆叠 DRAM 制成的高带宽存储器，目前12层产品已商业化。随着技术的发展，16层及以上的 HBM 内存面临新的挑战和机遇。

同时，在电路布局布线方面，要精心规划，避免信号之间的相互干扰，就像在城市规划中合理布局道路和建筑物，防止交通拥堵和信号干扰一样。）滤波器，它像是一个“智能修正器”，根据已判决的数据来调整滤波器的参数，以抵消码间干扰等深层次的问题，这类似于根据产品的最终检测结果来调整生产工艺参数，以提高后续产品的质量。）滤波器，它就像是数据进入 DFE 模块的“第一道关卡”，负责对输入信号进行初步的处理和特征提取，去除一些较为明显的噪声和干扰，如同在工厂生产线上的初步筛选工序，将不合格的产品（噪声数据）先筛选出来。

- 拥有更高的工作频率- 更高的存储密度，单Die容量更大。- 采用更低的工作电压，进而带来功耗的相应降低。- 采用全新的供电架构。- 通道架构变化- 支持更高容量的DRAM模组。

DDR5内存接口及模组配套芯，是DDR5内存模组的重要组件，包括：温度传感器 (TS)电源管理芯片 （PMIC)寄存时钟驱动器 (RCD)数据缓冲器 (DB)串行检测集线器 (SPD Hub)

很多朋友可能还没用上DDR5，但不好意思的是，DDR6 可能马上就要出现了。三星较早开始DDR6 的设计，预计2025年商业化。

PMBIST，全称为Programmable Built-In Self-Test，即可编程内建自测试，是一种用于检测和验证集成电路（IC）内部存储单元是否正常工作的技术。简而言之，PMBIST能够自动地对芯片中的存储器进行测试，从而在生产阶段及使用过程中发现并修复潜在问题。这项技术不仅提高了芯片制造过程中的良率，还大大降低了后期维护成本。

SDR 和 DDR 的差别，最明显提现在传输速率和频率上。DDR SDRAM与SDRAM的基本结构是相似的，最根本的区别在于DDR 支持在一个时钟周期内传输两次数据，，SDR 只能传输一次数据。

ECC通过添加冗余数据来检测内存中的位错误，并使用纠正算法来修复这些错误。片

对抗错误的大都是冗余，内存颗粒在设计的时候也考虑增加冗余。具体的说：添加冗余或备用的存储单元行和列，及时将测试中的故障进行修复和替换，存储器修复包括行修复，列修复或两者的组合。

HBM TSV使用 TSV 堆叠多个DDR DRAM成为一块HBM, 成倍提高了存储器位宽， 一条位宽相当于高速公路的一条车道， 车道越多， 在相同的车速下， 传输运输量自然越大。

AI 的火热浪潮带火了高带宽内存的需求，`HBM`已是存储市场耀眼的明星。目前市场上还没有国产`HBM`, 什么时候可以看到国产希望呢？ 或许现在可以看到曙光了。

在HBM问世之前，所采用的是GDDR5，为什么时代会如此迫切需要HBM？为了解答这个问题，让我们首先了解一下HBM问世前，面临了哪些痛点。

DDR4 相对 DDR3差异与优势

内存技术一直在发展， 从早期的SIMM 到 DDR, 再在 DDR 上不断子迭代， DDR1 -> DDR2 -> DDR3 -> DDR4，出于好奇心，我们探一探DDR 的发展历程。

Read 操作。分为两步：1. 运行ACTIVATE命令，激活DDR指定bank中的一行（row）2. 运行 RDA(Read 自动预充电读取)， 当连续读长度达到 Burst Length (8) 后， 读完成， 并自动预充电。

在进行完读写操作后，若需对同一L-Bank的另一行进行寻址，则必须先关闭原有的行，然后重新发送行/列地址。预充电（Precharge）操作用于关闭当前的工作行，以准备打开新行。

模式寄存器用于定义各种操作模式。在初始化过程中，可以通过重新执行MRS命令来更改模式寄存器的内容。

DDR5 SDRAM的读写操作以突发（burst mode）为导向，从选定的位置开始，并按照编程顺序进行16个突发长度或8个“切片”突发长度的操作。从ACTIVATE命令开始，然后是读取或写入命令。

拓补结构只影响地址线的走线方式，不影响数据线。常见 T 型（星型）结构和Fly_by拓扑(菊花链拓扑)

晚上从锅里（内存）里盛出来一碗香喷喷的卤牛肉到碗里（CPU缓存）上，在电视前吃的美滋滋的，脑海里蹦出一个伟大发明，要是碗有锅那么大就好了。。。。。。

RAM和内部存储有什么区别？

一言以概之：Flash等于电脑里的硬盘，Ram等于电脑里的内存。

1. JEDEC 规范 2. HBM 发展历程 3. HBM 应用场景 4. HBM 市场前景 5. 发展挑战

在AI时代的浪潮中，需要高效的内存来支持快速的数据访问和处理。而在这个追求速度和效率的世界中，HBM（High Bandwidth Memory）内存崭露头角。HBM==High Bandwidth Memory, 是将很多个DDR芯片堆叠在一起后和GPU封装在一起，实现大容量，高位宽的DDR RAM 组合阵列。HBM内存是一种创新的堆叠式内存技术，其特点是将多个内存芯片垂直堆叠在一起，并通过短而宽的通道将它们连接起来。这种设计不仅节省了空间，还大大提高了内存的带宽，使数据能够以更快的速度传输。

人工智能时代，DRAM的容量扩展受到限制， 需要迫切解决，以满足应用的要求[2]。3D DRAM是指以垂直方向存储位的体系结构，类似于3D NAND[1]。3D X-DRAM可以使用现有的3D NAND闪存存储器工艺进行制造，只需进行微小的改变，大大降低了开发新的3D工艺所需的时间和成本。

从CPU至DRAM晶粒之间依据层级由大至小为channel>DIMM>rank>chip>bank>row/column。

突发模式则是在DMA成功申请到总线后，会连续传输数据直到完成。例如，如果设置了4个节拍的突发传输，并且传输宽度为8位，那么一个DMA请求会连续传输4个字节的数据，相当于单次传输的4倍。

DDR5 是第 5 代双倍数据速率同步动态随机存取内存，又称 DDR5 SDRAM。DDR5 将内存模组分成两个独立的 32 位可寻址子通道，以提高内存控制器数据访问的效率并减少延迟。

DDR5 带来更快的处理速度和更大的存储空间，为云计算、大数据等领域的发展提供了强有力的支持。

有数据的地方就有存储， 内存是谁都离不开的产品。而动态随机存取存储器（DRAM）作为一种常见的内存。本博客将介绍DRAM的基本概念、工作原理、优缺点以及应用领域等方面。

RAM 是一种易失性存储器，也就是说，当计算机关闭或断电时，存储在 RAM 中的所有数据都会被清除。SRAM（静态随机存储器）：能够快速读取，但相对较昂贵，通常用于高速缓存。DRAM（动态随机存储器）：速度较慢，但是相对便宜，适合用于主存储器。SDRAM（同步动态随机存储器）：与计算机主板同步工作，可以提高数据传输速度。DDR SDRAM（双倍数据率同步动态随机存储器）：比SDRAM更快，可以同时读取和写入数据。DDR2 SDRAM（双倍数据率二代同步动态随机存储器）：比DDR SDRAM