1,时钟 理想的时钟模型是一个占空比为50%且周期固定的方波。时钟是FPGA中逻辑运行的一个基准。 实际电路中输入给FPGA的晶振时钟信号其实是正弦波,这个波形不影响FPGA对时钟的识别。 2,时钟抖动 理想的时钟信号是非常完美的正弦波,但是实际晶振产生的正弦波是存在一些时钟抖动的。 时钟抖动(Clock Jitt