PCIE phy和控制器

最新推荐文章于 2025-05-19 20:20:54 发布

weixin_30251829

最新推荐文章于 2025-05-19 20:20:54 发布

阅读量3.6k

点赞数

CC 4.0 BY-SA版权

原文链接：http://www.cnblogs.com/newjiang/p/9236178.html

转：https://wenku.baidu.com/view/a13bc1c20722192e4436f617.html

文章中的第11页开始有划分phy和控制器部分。。。。

转载于:https://www.cnblogs.com/newjiang/p/9236178.html

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

weixin_30251829

关注关注

0
点赞
踩
4

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

【PCIe 总线及设备入门学习专栏 1.3.1 -- PCIe Controller and PHY】

CodingCos的博客

03-12

405

在该模式下，数据传送由CPU执行I/O端口指令来按照字节或更大的数据单位来处理，占用大量的CPU资源，数据传输速度也大大低于DMA模式。国内应该有公司做出相应的phy芯片（例如芯动科技、牛芯半导体），毕竟常见的PCIe 3.0才8 Gbps的速率，最新的6.0才64Gbps。在该模式下，数据传送不是由CPU负责处理，而是由一个特殊的处理器DMA控制器来完成，因此占用极少的CPU资源。控制器逻辑包含了 IP 的 host 设计，以及 PCIe 协议中所规定的事务层、数据链路层、物理层实现逻辑，

【PCIe 总线及设备入门学习专栏 5.3.1 -- PCIe PHY firmware load | trainning | link up 区别与联系】

CodingCos的博客

01-15

1169

Firmware 加载是基础，完成后才能进入链路初始化流程。Training是确保信号传输可靠的关键阶段。Link Up标志着链路成功建立，开始支持数据传输。三者紧密配合，共同实现从硬件准备到高速通信的完整链路初始化过程。

参与评论您还未登录，请先登录后发表或查看评论

PCI-SIG对于PCIE PHY逻辑部分的简介

08-06

PCI-SIG对PCIE协议中部分内容做出的说明与解释

#PCIE# PHY 测试

那么菜的博客

05-03

8790

pcie phy电气层（PCS）详解gen1、2 （rx）

最新发布

u012780083的博客

05-19

1254

注：推荐大家查看英文原版，笔者大部分内容也为翻译；

pcie phy-电气层-gen1/2（TX）

u012780083的博客

05-16

1254

PAD：见传输图，两种用途：1）意思是在一个包结束时，另一个包开始时，除了STP/ENDlane上会出现pad码。tx和rx时钟异步；每条lane上的TS包都是串行的，所以一个完整的TS集会出现在所有lane上。1. 在data中嵌入时钟：确保数据流中有足够的边沿，用于rx端时钟的恢复。每次编码时，8b/10b 编码器会查看当前 CRD 值，并选择一个合适的 10b 码（正或负），以保持电平平衡；1. S IP中K码的解码是在controller中处理的，如rdlh中提出SDP包用于分离DLLP相关内容。

pg239-pcie-phy.pdf

02-18

xilinx pcie phy 设计介绍

PCIe Electrical PHY(1)-高速串行信号特性

maxwell2ic的博客

04-05

4135

SerDes从名字上来听，主要功能就是是实现串行解串电路。但实际上这是SerDes中最容易实现的功能。更重要的是信号串行起来之后遇到的信号衰减、码间串扰、时钟同步等其他问题。 1.1 ISI 首先要理解的是高速串行信号经过信道之后不再是理想的0/1高低电平下图为不同信道的频域特性，从信号系统的角度看，可以看到传输介质是一个低通系统，并且在通带内信号的幅度响应也不平缓，不同的频率幅度响应不同会导...

【PCIe 总线及设备入门学习专栏 5.3 -- PCIe PHY firmware load | trainning | link up 区别与联系】

CodingCos的博客

01-15

717

设备间即可通过该链路传输 TLP（Transaction Layer Packet）和 DLLP（Data Link Layer Packet），完成设备间的实际数据交互。是 PCIe 链路初始化过程中用于校准和参数协商的关键阶段，其目标是确保双方设备在传输物理信号时的可靠性和高效性。训练阶段并未传输实际的用户数据，而是使用专门的控制和测试模式（例如 TS1、TS2 信号），以确保链路对接正确并优化参数。通过上述过程可以看出，Training 为链路的稳定奠定基础，Link Up 则是实际的工作阶段。

pcie 、usb、sata的phy

01-16

SATA PHY包含发送器和接收器，以及物理层控制逻辑，用于管理信号的发射和接收，以及接口间的通信协议。在设计和实现这些接口的PHY层时，硬件工程师需要考虑诸多因素，如信号完整性、电源完整性、EMI...

PHY -PCIE-USB-SATA

08-23

有关不同的phy接口 architecture，pcie，sata，usb3.0

TI推出下一代PCI Express PHY芯片

12-02

TI公司推出其第三代分立PCI Express物理层(PHY)芯片。此款芯片可为设计者提供灵活性，并节省空间。其目标应用为与ASIC和PC插入卡、通信、测试设备、服务器及其它嵌入系统中的低成本FPGA的接口。　　这种新的PHY符合PCI Express 1.1标准要求，对于和其它PCI Express应用的互操作性而言至关重要。新器件基于TI已验证过的芯片，以及当前采用的PCI Express 1394a和PCI Express桥技术。　　TI PCI Express PHY提供8位和16位两种接口而给PCB设计师提供了灵活性，接口还是基于Intel的PCI Express (PIPE

PCIE相关

yedushu的博客

05-19

256

https://blog.csdn.net/hulidong971/article/details/41412199 https://www.cnblogs.com/chengqi521/p/8717630.html

21天教你学会PCIe专栏（1）--基本概念：PCIe PHY

xiaoheshang_123的博客

11-15

1712

概述PHY（Physical Layer，物理层）是PCI Express (PCIe) 系统中的一个重要组成部分，负责处理信号的发送和接收、时钟恢复、信号完整性等物理层功能。PHY层确保数据在发送方和接收方之间可靠传输，是PCIe链路的基础。PHY是PCIe系统中的关键组件，负责处理信号的发送和接收、时钟恢复、信号完整性等物理层功能。通过合理的配置和管理，PHY可以确保数据在发送方和接收方之间可靠传输，是PCIe链路正常工作的基础。

《PCIe_5_PHY_Test_Spec_Ver1.0》文档学习心得

liuhuanyu3的博客

01-06

1587

针对Gen4，测试项1. 4 . 5 . 6 . 8是必测的，测试结果必须通过sigtest组织规范的要求值，Transmitter Link Equalization Test 发送链路均衡测试 Gen3 4 5。Transmitter Initial TX EQ Test 发送初始化均衡测试 Gen3 4 5。如使用keysight的示波器测试，对Gen1/2/3可采用autotest，自动导出规范报告；记录针对Gen 1 2 3 4不同码型不同测试项，记录测试步骤，当然也可直接参考文档。

某平台pcie设备的(host)controller驱动框架及其phy驱动框架（一）

tpmamba的博客

01-12

1968

平台pcie设备的controller驱动框架1、相关结构的定义2、controller驱动框架7）编写xxx_pcie_host_init函数6）定义pcie_port的操作函数xxx_pcie_host_ops5）probe函数调用的主要函数4）编写xxx_pcie_probe和xxx_pcie_shutdown函数3）定义.driver.of_match_table2）定义一个platform driver1）入口函数3、phy驱动框架 NOTE：Kernel version: 5.4.24 Fil

PCIE学习笔记：PCIE-PHY功能描述之什么是PMA/PCS？

2301_76887237的博客

03-07

5696

PCIe

PCIe PHYMAC--LTSSM详细讲解

maxwell2ic的博客

08-22

9042

Phy layer框图 Byte striping of Tlp（transaction layer package），dllp（data link layer package），os（ordered set）下面是典型的tlp，dllp，os的格式。 Ltssm Detect 检测电气连接 Pipe_txdetrx，差分线波形检测端接阻抗，以确定是否有电气连接 Polling 实现bit lock Polling.active tx在gen1速率下至少发1024个ts1，让对端rx实现b

pcie phy pipe

09-20

PCIE PHY（物理层）管道是用于PCI Express（PCIE）总线的物理层传输的一种协议。PCI Express是一种高速串行总线技术，用于在计算机系统中连接外部设备和扩展卡。 PCIE PHY管道负责将PCIE总线上的数据转换为物理信号，在发送端将逻辑信号转换为电信号，并在接收端将电信号转换为逻辑信号。PCIE PHY管道还负责将数据分包和编码，以确保可靠传输。它还包括时钟恢复、均衡和时钟分配等功能，以确保高速数据在信号传输中的正确性和稳定性。 PCIE PHY管道定义了数据的传输速率、电气特性和接口规范，为PCIE总线的正常工作提供物理层支持。它通常作为IP核集成到PCIE控制器中，与其他逻辑单元协同工作，实现对PCIE设备的控制和访问。 PCIE PHY管道的概念和标准化是由PCIE产业联盟（PCI-SIG）制定和管理的。PCI-SIG是一个由多家技术公司组成的非营利性组织，旨在推进和发展PCI技术。他们制定了PCI Express规范，其中包括PCIE PHY管道的定义和规范。总之，PCIE PHY管道是PCI Express总线上负责物理层传输的协议，它将逻辑信号转换为物理信号，并通过编码、时钟恢复等功能确保高速数据的可靠传输。它是PCIE控制器中的重要组成部分，使得计算机系统与外部设备和扩展卡之间能够高效地交互和通信。