计算机组成原理阶差,计算机组成原理复习题.doc

计算机组成原理复习题.doc

1 第二章 设20100.11011011, 21000.10101100,求。 解 为了便于直观理解,假设两数均以补码表示,阶码采用双符号位,尾数采用单符号位,则它 们的浮点表示分别为 浮00 010, 0.11011011 浮00 100, 1.01010100 求阶差并对阶 EEEE补E补00 01011 10011 110 即E 为2,的阶码小,应使 M右移两位,E加 2, 浮00 100,0.0011011011 其中11表示 M右移 2 位后移出的最低两位数。 尾数求和 0. 0 0 1 1 0 1 1 0 11 1. 0 1 0 1 0 1 0 0 1. 1 0 0 0 1 0 1 0 11 规格化处理 尾数运算结果的符号位与最高数值位同值,应执行左规处理,结果为 1.0001010110,阶码为 00 011。 舍入处理 采用 0 舍 1 入法处理,则有 1. 0 0 0 1 0 1 0 1 1 1. 0 0 0 1 0 1 1 0 判溢出 阶码符号位为 00,不溢出,故得最终结果为 20110.11101010 第三章 存储器 1、课本作业P1013，4 题 2.、已知 cache / 主存系统效率为 85 ，平均访问时间为 60ns，cache 比主存快 4 倍，求主 存储器周期是多少cache 命中率是多少 解因为ta tc / e 所以 tc tae 600.85 510ns cache 存取周期 tm tcr 510 4 204ns 主存存取周期 因为e 1 / r 1 r H 所以 H 2.4 / 2.55 0.94 3、 SRAM 芯片有 17 位地址线和 4 位数据线。 用这种芯片位 32 位字长的处理器构成 1M 32 位的存储器，并采用模块板结构。问(1)若每个模块板为 256K32 位，需要几块板 2 (2)每块板内共需多少片这样的芯片。 (3)整个存储器需用多少这样的芯片。 (4)哪些地 址线作为片选信号线。 第四章 指令系统 1、指令格式如下所示，其中 OP 为操作码，试分析指令格式特点。 18 12 10 9 5 4 0 OP 源寄存器 目标寄存器 解 (1) 单字长二地址指令。 (2) 操作码字段 OP 可以指定 2 7128 条指令。 (3) 源寄存器和目标寄存器都是通用寄存器 (可分别指定 32 个) ， 所以是 RR 型指令， 两个操作数均存在寄存器中。 (4) 这种指令结构常用于算术逻辑类指令。 2、指令格式如下所示，OP 为操作码字段，试分析指令格式的特点。 15 10 7 4 3 0 解 (1)双字长二地址指令，用于访问存储器。 (2)操作码字段 OP 为 6 位，可以指定 26 64 种操作。 (3)一个操作数在源寄存器(共 16 个) ，另一个操作数在存储器中(由基值寄存器 和位移量决定) ，所以是 RS 型指令。 (4)X 两位，说明有 4 种寻址方式 第五章 1.某计算机有如下部件ALU，移位器，主存 M，主存数据寄存器 MDR，主存地址寄存器 MAR， 指令寄存器 IR，通用寄存器 R0R3 ，暂存器 C 和 D。 (1)请将各逻辑部件组成一个数据通路，并标明数据流向。 (2)画出“ADD R1， (R2) ”指令的指令周期流程图，指令功能是 (R1)( (R2) )R1。 M ALU 图 B6.2 解 (1)各功能部件联结成如图所示数据通路 OP X 源寄存器 基值寄存器 位移量(16 位) 移位器 IR PC C D R0 R1 R2 R3 MDR M MAR 3 ALU 1 图 B 6.4 (2)此指令为 RS 型指令，一个操作数在 R1中，另一个操作数在 R2为地址的内存单元中， 相加结果放在 R1中。 送当前指令地址到 MAR 取当前指令到 IR， PC 1，为取下条指令做好准备 错误错误未找到引用源。未找到引用源。 错误错误未找到引用源。未找到引用源。 图图 B 6.5 说明取 R1操作数C 暂存器。送地址到 MAR。取出内存单元中的操作数 D 暂存器。相加后将和数R1。 2、CPU 结构如图 B9.1 所示，其中有一个累加寄存器 AC，一个状态条件寄存器，各部 分之间的连线表示数据通路，箭头表示信息传送方向。 (1) 标明图中四个寄存器的名称。 (2) 简述指令从主存取到控制器的数据通路。 (3) 简述数据在运算器和主存之间进行存 / 取访问的数据通路。 移位器 D C PC IR R3 R2 R1 R0 MAR M MDR (PC) MAR MMDRIR， (PC) 1 (R1)C (R2)MAR MMDRD (C)(D)R1 译码 4 图 B9.1 (1)a 为数据缓冲寄存器 DR ，b 为指令寄存器 IR ，c 为主存地址寄存器，d 为程序计数 器 PC。 主存 M 缓冲寄存器 DR 指令寄存器 IR 操作控制器。 (2)主存 M 缓冲寄存器 DR 指令寄存器 IR 操作控制器。 3存贮器读 M DR ALU AC 存贮器写 AC DR M 3、参见图 B12.1 的数据通路，画出数据指令“STA,R1,R2”的指令周期流程图，含义是将 寄存器 R1的内容传送至(R2)位地址的贮存单元中。标出各微操作信号序列。 5 图图 B121 PCO ，G ，ARi R / W 1 读 取指 DRO ，G ，IRi 译码 R2O ，G ，ARi 执 行 指 R1O , G , DRi 令 R / W 0 写 图图 B12.3 第七章 1、 已知某磁盘存储器转速为 2400 转/分， 每个记录面道数为 200 道， 平均查找时间为 60ms， 每道存储容量为 96Kbit，求磁盘的存取时间与数据传播率。 解 2400 转 / 分 40 转 / 秒 平均等待时间为1 / 40 0.5 12.5(ms) 磁盘存取时间为60 ms 12.5ms 72.5ms 数据传播率 Dr r N , N 96K bit , r 40 转 / 秒 Dr r N 40 96K 3840K bit/s PCAR MDR DRIR DRM R1DR R2AR 6 2、一台活动头磁盘机的盘片组共有 20 个可用的盘面，每个盘面直径 18 英寸，可供记录部 分宽 5 英寸，已知道密度为 100 道/英寸，位密度为 1000 位/英寸(最内道) ，并假定各磁道 记录的信息位数相同。 问 (1) 盘片组总容量是多少兆位 (2) 若要求数据传输率为 1MB/s， 磁盘机转速每分钟应是多少转。 解 (1)每个磁道的位数 Sn10002(18/25)3.14 总容量面数磁道数Sn20(1005)Sn (2)转速数据传输率/Sn1MB/Sn/60 第八章 1、参见图，这是一个二维中断系统，请问 (1) 在中断情况下，CPU 和设备的优先级如何考虑请按降序排列各设备的中断优先级。 (2) 若 CPU 现执行设备 B 的中断服务程序， IM0,IM1,IM2的状态是什么如果 CPU 的执行设 备 D 的中断服务程序，IM0,IM1,IM2的状态又是什么 (3) 每一级的 IM 能否对某个优先级的个别设备单独进行屏蔽如果不能，采取什么方法 可达到目的 (4)若设备 C 一提出中断请求，CPU 立即进行响应，如何调整才能满足此要求 解 (1) 在中断情况下，CPU 的优先级最低。各设备优先级次序是A-B-C-D-E-F-G-H-I-CPU (2) 执行设备 B 的中断服务程序时 IM0IM1IM2111；执行设备 D 的中断服务程序时 IM0IM1IM2011。 (3) 每一级的 IM 标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的 BI(中断 允许)标志清“0” ，它禁止设备发出中断请求。 (4) 要使 C 的中断请求及时得到响应，可将 C 从第二级取出，单独放在第三级上，使第 三级的优先级最高，即令 IM30 即可 。 2、用文字说明下图中断的过程。 7 3、 B, C A 中断 请求 主程序 A B C D 中断服务程序 ( A、B、 C、 D 优先级按 降序 排列) D