【xilinx】 cpm QDMA 2个PF

本文讨论了Xilinx平台中的axibridgemaster接口cpm_pcie_noc_0的配置,强调了它与PF0PF1共享,连接NOC并可能通过cpm4xdmamode优化Gen5PCIelanes以实现特定速率和性能。地址编辑器需与pcietoAXItranslation设置同步。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

请添加图片描述

在这里插入图片描述
axi bridge master 对应的interface是 cpm_pcie_noc_0;

cpm_pcie_noc_0对于 PF0 PF1 是共用的;
在这里插入图片描述

cpm_pcie_noc_0 连接到NOC ;
然后NOC 连接一个bram
在这里插入图片描述

address editor应该和bar设置中 pcie to AXI translation 保持一致;
在这里插入图片描述


cpm_pcie_noc_0/1

cpm4 xdma mode

cpm_pcie_noc_0/1 并不是连接到noc0 noc1 两个noc;
而是cpm连接到noc的两个MM通道
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
Q: 为啥要有cpm_pcie_noc_0/1 两个通道?
xilinx AE说在某些配置下 如gen5 xxx lane, 为了达到某些速率(性能)才会用到

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值