Modelsim仿真IP核-shift_ram（失误点）

最新推荐文章于 2023-05-07 10:25:26 发布
最新推荐文章于 2023-05-07 10:25:26 发布
阅读量977 收藏 3
点赞数 3
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_41957211/article/details/104435819

写在前面，Modelsim仿真Ip核在网上看见很多方法，也都一一去试了，用quartus自带的altera-modelsim去仿真是不需要担心库没添加的问题的，但这种方法在修改代码后很费时间，还有一种就是将quartus的库全部装到Modelsim中，等需要添加库的时候就添加。这个方法确实不错，搞了一天最后才知道正确的操作步骤。
感谢七水添加链如何用ModelsimSE仿真IP核-以PLL为例接描述按照七水的步骤完成了安装quartus的操作，另外说一句第七步在Modelsim SE 10.4版本里，modelsim.ini文件的库的物理路径是顺斜杠或反斜杠都可以。
第一个失误点在于新建仿真工程的时候没有将Ip核生成的 .v 文件加入工程，出现** Error: D:/altera/hellow/matrix.v(59): Module ‘shift_ram’ is not defined.# Optimization failed
shift_ram IP核模块未定义
添加进去后再编译一下就可以了
在这里插入图片描述
第二个失误点在点击 Simulate>start simulation 后没有在Libraries 页面添加库，天真以为Modelsim能够自动添加你已经添加的库。我是把安照七水的步骤添加的4个库全部添加了的，

在这里插入图片描述
在这里插入图片描述

最低0.47元/天 解锁文章

200万优质内容无限畅学
报错：Questasim Error: (vcom-13)，如何解决？
**My Coding Family**
07-14 1046
🏆本文收录于《CSDN问答解答》专栏，主要记录项目实战过程中的Bug之前因后果及提供真实有效的解决方案，希望能够助你一臂之力，帮你早日登顶实现财富自由🚀；同时，欢迎大家关注&&收藏&&订阅！持续更新中，up！up！up！！
FPGA中ROM IP与RAM IP核配置与调用
m0_72885897的博客
01-06 4697
ROM IP核、ROM IP核简单应用
shift_ipcore--3*3矩阵均值滤波在fpga上的实现
April_xr的博客
05-26 4709
  中值滤波是基本的图像处理算法之一。如上图，对于每个3*3的矩阵而言，中间像素（红色框）的值dout=（（p11+p12*2+p13）+(p21*2+p22*4+p23*2)+(p31+p32*2+p33)  ) / 16。   那么问题来了，如何实现3*3矩阵的提取呢？   明德扬的FPGA系列教程里面提供的是用shift_ram这个IP核来实现。在网上有看到类似用shift_ram来实现的文...
modelsim错误
热门推荐
漫步的博客
05-31 1万+
1。我在ISE中启动modelsim时出现了下面的错误Loading work.tb_ic1_func# ** Error: (vsim-19) Failed to access library 'xilinxcorelib_ver' at"xilinxcorelib_ver".# No such file or directory. (errno = ENOENT)# ** Error: (vs...
Modelsim仿真常出现的错误及Fifo和RAM输出出现蓝线和红线
呓语煮酒的博客
04-19 9510
Modelsim仿真常出现的错误及Fifo和RAM输出出现蓝线和红线 使用环境： 仿真环境： Modelsim 10.5a ；QuartusII 17.1 仿真内容： 由quartusII 17.1生成的fifo和rom，并进行测试。 出现问题： 仿真fifo和rom时候，输出出现高阻 几种常见错误： Modelsim在仿真过程中会出现很多经常见到的错误；有一些错误是由于源码编写错误，有些是modelsim配置错误；有些会显示蓝线高组态（Hiz）；有些会显示红线不定态（XXX); 当出现错误是，需要开发者定
ModelSim仿真失败解决办法
qq_36665989的博客
02-23 1万+
前段时间下了一个ModelSim 2019.2，一直没有用它跑过仿真。这几天突然想跑个仿真发现了一个问题。众所周知，用ModelSim仿真的时候要取消enable optimization选项（下图是没有取消的样子），然后再选择自己想仿真的work。这样在出来的仿真界面才能看到信号。 可是当我取消了enable optimization选项之后仿真，却报下列错误。 我把错误报告的文字贴出来：“Error (suppressible): (vsim-12110) All optimizations are
Quartus II 与ModelSim-SE联合仿真Shift_ram
weixin_34204057的博客
01-14 309
原理介绍 The ALTSHIFT_TAPS IP core supports single-bit and multiple-bit data shifting at oneclock cycle, depending on the width of the shiftin and shiftout ports. For example,if the shiftin and shiftout ...
FPGA中Shift_RAM IP核的使用技巧与仿真教程
我们可以探讨关于使用FPGA（Field-Programmable Gate Array，现场可编程门阵列）技术中的Shift_RAM IP核的相关知识，以及它在ROM（Read-Only Memory，只读存储器）调用、数据传输和模型仿真(ModelSim仿真)方面的应用...
FIFO.rar_FIFO quartus_fifo仿真_quartus 2fifo仿真_quartus fpga fifo_v
09-24
3. **QUARTUS 2仿真**：QUARTUS 2提供了强大的仿真环境，包括ModelSim（用于行为级和门级仿真）和Nios II软核处理器的系统级仿真。在FIFO的仿真过程中，我们需要验证读写操作是否正确，FIFO状态标志（如FULL、EMPTY...
Modelsim仿真出现Module altsyncram is not defined的解决方法
IC打工人学习笔记
06-11 1万+
Modelsim仿真出现“Module 'altsyncram' is not defined.”解决方法1. 在Quartus II中选择Tools->Run Simulation Tool->RTL Simulation，进行仿真。2. 在打开的Modelsim中选择Simulate->Start Simulation，会看到五个标签页，选择Libraries，按图示方法添加库。3. 选择Library会看到库已经添加进来了。4. 选择文件进行仿真，问题已经解决。 本文给出了Model
xilinx-c-shift-ram-中文版v12.0.pdf
08-23
最新版xilinx 移位寄存器ip核中文翻译文档，有助于初学者参考学习。
modelsim10.7——All optimizations are disabled，error loading design解决方案
m0_46358086的博客
03-23 1586
modelsim——All optimizations are disabled，error loading design解决方案
Shift_RAM ip核的使用——ROM调用mif文件、传至Shift_RAM输出
会点灯的大力水手的博客
05-07 1852
最近在做sobel、canny边缘检测需要使用shift_ram做3*3卷积模板，在这一块纠结过一阵子，最后还是想写篇博客沉淀一下。这篇博客就举例记录一下：mif文件输入shift_ram ip核，生成2条tap查看输出效果。
Modelsim中仿真IP核
Chauncey_wu的博客
03-31 2940
第一步：编译仿真库 找到你的Xilinx的安装目录，在“安装目录/bin/nt”（我的是H:\ISE_14_7_zaixnag\14.7\ISE_DS\ISE\bin\nt）下面，找到compxlibgui.exe。 双击运行 上面是选择你安装的MODELSIM版本，modelsim-altera是不支持的。通常是安装questa simulater。 选择是VHDL...
【shift_ram IP core的使用】
qq_39586852的博客
09-27 1524
Shift_rom IP core的使用
解决Modelsim仿真DDR IP core时报vlog-2902错误
GEEK的博客
08-09 1816
在使用Modelsim 10.1C以上版本进行DDR IP core仿真时会报如下错误：     Error: (vlog-2902) ddr2_model_parameters_c3.vh(214): A `define was found on the same line as a SystemVerilog `ifdef, `ifndef, `elsif, or `else     之前
Port ‘*‘ not found in the connected module(9th connection)
随喜读书会的博客
11-05 3516
问题：在进行modelsim仿真某单个文件时，出现报错： 从图像来看，原因是寻址的路径不对。testbench中实例化的对象模块在E盘中，但寻址路径却在F盘。 如果跳过报错仿真，会发现实例化的对象模块中的参数，与目标模块的参数不同。 解决办法： 第一步：关闭工程； 第二步：在工程目录中，删除simulation和stimulus两个文件夹； 第三部：重新打开工程，新建testbench并仿真； ...
Xilinx中shift_ram IP核使用注意事项
emperor_strange的博客
08-16 1503
Xilinx中shift_ram IP核使用注意事项 在工程中，使用了两个shift_ram的IP核，用于计算滑动平均值，但可能是由于数据位宽较大的原因，在使用过程中总是偶尔出现移位前后的数据不一致。 移位寄存器位宽为42bit，深度为3，移位周期为3个时钟周期，开始时出现过数据输出与输入不匹配，后将时钟周期放长，数据还是偶尔出现不匹配现象。可能是由于一次移位的bit太多导致吧。 但在使用该ip核做3*3的矩阵运算时，由于每次计算的 ...
FPGA图像处理之Shift-RAM Core 生成卷积模板（官方手册原理分析）
Zhaoxunyka的博客
10-26 2775
以官方例程进行分析，如何通过SHIFT-RAM的生成3*3像素窗口
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值