计算机组成原理期末名词解释,计算机组成原理复习题.docx

最新推荐文章于 2024-04-30 22:35:24 发布

myh991235

最新推荐文章于 2024-04-30 22:35:24 发布

阅读量578

点赞数 1

文章标签：计算机组成原理期末名词解释

这篇内容涉及计算机科学的基础知识，包括浮点数编码、数据运算、存储器组织、缓存操作、指令格式和寻址方式。具体讨论了IEEE754编码的短浮点数转换、浮点数加法的溢出判断、存储器刷新开销计算、存储器层次结构设计、不同寻址方式的有效地址计算以及指令格式特点分析。同时，还涵盖了程序计数器、存储器地址映射和访问时间计算等概念。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

文档介绍：

课后练****1.若短浮点数 IEEE754 编码为 1011 1111 0100 0000 0000 0000 0000 0000 , 则其代表的十进制数是多少? 2.已知 X和Y,用变形补码计算 X±Y,同时指出结果是否溢出。(1)X=0.11011 ,Y=-0.10011 ; (2)X=0.10111 ,Y=0.11011 3.设x=2 010×0.11011011 ,y=2 100×(- 0.10101100 ),求浮点数 x+y=? 4.某DRAM 芯片内部的存储单元为 128 ×128 结构。该芯片每隔 2ms 至少要刷新一次,且刷新是通过顺序对所有 128 行的存储单元进行内部读操作和写操作实现的。设存储周期为 500ns 。求其刷新的开销(也即进行刷新操作的时间所占的百分比) 5.用16K ×8位的 SRAM 芯片构成 64K ×16位的存储器,试画出该存储器的组成逻辑框图。 6.SRAM 芯片有 17位地址线和 4位数据线。用这种芯片为 32位字长的处理器构成1M×32比特的存储器,并采用内存条结构,问: (1)若每个内存条为 256K ×32比特,共需几个内存条? (2)每个内存条共需要多少片这样的芯片? (3)所构成的存储器需要用多少片这样的芯片? 7.设储存器容量为 256 字,字长 64位,模块数 m=4 ,分别用顺序方式和交叉方式进行组织,若存储器周期T=120ns ,数据总线宽度64位,总线传送周期t=30ns 。问顺序存储器和交叉存储器带宽各是多少? 8.Cache 存取周期为 45ns ,主存存取周期为 200ns 。已知在一段给定的时间内, CPU 共访存 4500 次,而 Cache 的未命中率为 10% ,问: (1)CPU 访问 Cache 和主存各多少次? (2)CPU 访存的平均访问时间是多少? (3)Cache- 主存系统的效率是多少? 9.设主存容量 16MB ,Cache 容量 8KB ,每字块 8个字,每字 32位,按字节编址, 设计一个 4路组相联映射的 Cache 组织。要求: (1)画出主存地址字段中各段的位数(2)设Cache 初态为空,CPU 依次从主存 0,1,2…99号单元读出 100 个字(主存一次读出一个字),并重复此次序读 10次,问命中率是多少? (3)如果 cache 的存取时间是 50ns ,主存的存取时间是 500ns, 根据命中率求平均存取时间。(4)计算 cache/ 主存系统的效率。 10. 指令格式如下所示,其中 OP为操作码,试分析指令格式的特点。 11. 已知指令格式中形式地址为 D,PC 为程序计数器,R1 为基址寄存器,R2 为变址寄存器,S为操作数。请依据下述指定的寻址方式,用字符表达式表示有效地址 E 或的计算值:(1)立即寻址 S= (2)直接寻址 E= (3)一次间接寻址 E= (4)变址寻址 E= (5)基址寻址 E= (6)相对寻址 E= (7)先变址后间接寻址 E= (8)先间址后变址寻址 E= OP --源寄存器目标寄存器 1597430 12. 设某计算机有变址寻址、间接寻址、相对寻址等寻址方式,设当前指令的地址码为001AH ,正在执行的指令所在的地址为1F05H ,变址寄存器的内容为23A0H 。(1)当执行取指令时,如为变址寻址方式,则取出的数为多少? (2)如为间接寻址取出的数为多少? (3)当执行转移指令时,转移地址为多少? 13. 一条双字长直接寻址的子程序调用指令,其第一个字为操作码和寻址特征, 第二个字为地址码 5000 H。假设 PC当前值为 2000H ,SP的内容为 0100H ,栈顶内容为 2746H ,存储器按字节编址,而且进栈操作是先执行(SP)- △→ SP,后存人数据。试回答下列几种情况下, PC、SP及栈顶内容各为多少? (1)CALL 指令被读取前。(2)CALL 指令被执行后。(3) 子程序返回后。表 4.3 存储单元的地址与内容 001AH 23A0H 1F05H 2400H 1F1FH 2500H 23A0H 2600H 23BAH 1748H 14. CPU 结构如图 5.4 所示,其中包括一个累加寄存器 AC,一个状态寄存器和其他4个寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向。(1)标明图中 A、B、C、D个寄存器的名称。(2)简述取指令的数据通路。(3)简述完成指令 LDA X的数据通路(X为主存地址,LDA 的功能为(X)→AC)。(4)简述完成指令 ADD Y的数据通路(Y为主存地址,ADD 的功能为(AC)+(Y) →AC)。(5)简述完成指令 STA Z的数据通路(Z为主存地址,STA 的功能为(AC)→Z)。主存储器 MM AC ACBD操

内容来自淘豆网www.taodocs.com转载请标明出处.