Verilog HDL SRAM控制器源码及设计要点

最新推荐文章于 2025-05-21 15:52:58 发布
最新推荐文章于 2025-05-21 15:52:58 发布
阅读量1.6k 收藏 31
点赞数 10
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42327217/article/details/141882826

本文还有配套的精品资源，点击获取 menu-r.4af5f7ec.gif

简介：本资源提供了一系列使用Verilog硬件描述语言编写的源代码，这些代码专门用于实现与静态随机存取存储器（SRAM）的交互操作。SRAM在数字系统中广泛用作快速读写存储解决方案，Verilog HDL则在设计SRAM控制器时起关键作用。源码涵盖了与SRAM交互的基本概念，包括地址总线、数据总线、读写信号、使能信号、读数据和写数据等。此外，还涉及了与特定SRAM技术（如Xilinx ZBT SRAM）的接口实现，包括接口定义、地址解码器、读写逻辑、同步与异步复位以及时序分析等关键步骤。 用verilog HDL写的操作SRAM的源码.rar

1. Verilog HDL概述

1.1 Verilog HDL的历史与发展

1.1.1 HDL的起源与进化

硬件描述语言（HDL）是用于设计电子系统的计算机语言。Verilog HDL作为HDL的一种，起源于1984年，由Gateway Design Automation公司的Prabhu Goel和Chi-Lai Huang等人开发，用以模拟电路设计。随着技术进步，Verilog逐渐成为IEEE标准（IEEE 1364），被广泛应用于数字逻辑设计领域。

1.1.2 Verilog HDL的特点及优势

Verilog HDL是一种简单易学且功能强大的硬件描述语言，具有以下特点和优势： - 模块化设计 ：能够支持复杂系统的分层设计，便于管理和维护。 - 易读性与通用性 ：语法接近于C语言，易于工程师理解和掌握。 - 仿真与综合能力 ：支持从设计验证到物理实现的全过程。 - 丰富的库支持 ：拥有一系列成熟的仿真和综合工具库。

接下来的章节中，我们将深入探讨Verilog HDL的基础语法，并逐步分析其在数字系统设计中的应用和设计流程。

2. SRAM与数字系统

2.1 SRAM的基本概念

静态随机存取存储器（Static Random Access Memory，简称SRAM）是一种半导体存储器，它依赖于静态保持数据的特性。与动态RAM（DRAM）不同，SRAM不需要周期性的刷新操作来维持存储的数据。SRAM的这种特性使其在速度上优于DRAM，因此常被用于缓存（cache）存储器，这是因为它能够快速读写数据，是现代计算机和微处理器中不可或缺的一部分。

2.1.1 SRAM的工作原理

SRAM的基本存储单元由六个晶体管组成，这六个晶体管构成了一个双稳态电路。两个晶体管用作负载，另外四个晶体管组成两个交叉耦合的晶体管，这形成了一个锁存器。锁存器可以存储一个位的信息，通过一个额外的晶体管作为访问晶体管，可以实现数据的读写操作。

一个典型的SRAM操作包括： 1. 写操作：通过位线和字线信号，数据被写入到存储单元中。 2. 读操作：同样通过位线和字线，存储单元中的数据被读取出来。

2.1.2 SRAM在数字系统中的角色

SRAM由于其高速度的特性，通常用作缓存存储器。缓存是一种小容量但高速度的存储器，位于CPU和主存（RAM）之间。其主要作用是减少CPU访问数据的延迟，从而提高整体的系统性能。

2.2 SRAM的接口与特性

SRAM接口是SRAM与外部系统交互的通道，它定义了如何对存储器进行读写操作，以及如何通过地址和数据线传输信息。

2.2.1 信号接口说明

SRAM的典型接口信号包括地址线、数据线、读/写控制线、使能线、片选信号和输出使能信号等。这些信号共同作用，使得外部系统能够控制SRAM中的数据操作。

  • 地址线（Address）：用于选择存储器中的某个特定位置。
  • 数据线（Data）：用于读写数据。
  • 读/写控制线（Read/Write）：指示SRAM执行读或写操作。
  • 片选信号（Chip Select，CS）：用于选中特定的SRAM芯片。
  • 输出使能（Output Enable，OE）：控制数据线的输出使能。
2.2.2 读写操作的时序特性

SRAM的读写操作具有一定的时序要求，通常包括设置时间（setup time）、保持时间（hold time）、访问时间（access time）和周期时间（cycle time）。这些参数对于保证正确且高效的SRAM操作至关重要。

  • 设置时间：数据必须在读/写信号有效之前在指定时间里稳定。
  • 保持时间：数据在读/写操作结束后，必须保持一段时间，以确保SRAM能够正确地读取或写入数据。
  • 访问时间：从读操作发出到数据稳定输出的时间。
  • 周期时间：完成一次读/写操作所需的最短时间。

2.3 SRAM在现代电子系统中的应用

SRAM因其高速度和简单的读写操作，在现代电子系统中有着广泛的应用。在众多应用领域中，嵌入式系统和高性能计算对SRAM的需求尤为明显。

2.3.1 嵌入式系统中的SRAM使用

在嵌入式系统中，SRAM用作内部缓存或用于存储关键的数据，保证系统运行的高效率。嵌入式系统通常有实时性和低功耗的要求，因此SRAM的高速度和无需刷新的特性使其成为理想选择。

2.3.2 高性能计算中的SRAM需求

在高性能计算环境中，SRAM被大量用于缓存和存储短期数据，这些环境需要尽可能减少延迟，以实现更快的数据处理速度。由于SRAM的高速读写特性，它在高性能计算中的作用是不可替代的。

在下一章节中，我们将继续深入探讨SRAM控制器设计的关键概念，包括设计原则、模块化设计和同步与异步设计的处理等。

3. SRAM控制器设计关键概念

3.1 控制器设计的原则

3.1.1 设计流程概述

在设计SRAM控制器时，确立清晰的设计原则是至关重要的。设计流程通常遵循以下步骤：

  1. 需求分析 ：分析系统需求，确定SRAM控制器需要支持的操作和性能指标。
  2. 规格书制定 ：基于需求分析，制定详细的控制器规格书。
  3. 模块化设计 ：将控制器分解为多个模块，每个模块负责一部分功能。
  4. 编码实现 ：根据设计和规格书，进行编码工作。
  5. 仿真测试 ：使用测试平台验证控制器功能，确保设计符合规格要求。
  6. 性能优化 ：针对仿真测试中发现的问题进行调整优化。
  7. 综合与布局布线 ：将设计综合到实际的硬件环境中，完成硬件实现。

在控制器设计的每个阶段，都应当考虑效率、可靠性和可扩展性。设计原则的遵循，将确保最终产品达到高性能、低延迟以及良好的稳定性。

3.1.2 状态机在控制器中的应用

状态机是控制器设计的核心组成部分，它能够将复杂的控制逻辑简化为一个有限的状态集合。在SRAM控制器中，状态机用于管理不同的操作状态，如空闲、读取、写入、等待等。

一个状态机通常包含以下元素：

  • 状态 ：描述控制器在某时刻的模式或情况。
  • 事件 ：触发状态转移的条件。
  • 动作 ：状态转移时所执行的输出或内部操作。
  • 转移条件 ：在执行动作之后，状态机转移到另一个状态。

状态机的实现不仅依赖于硬件描述语言（如Verilog或VHDL），也需要设计者对系统行为有深入的理解。通过精确的状态管理和事件处理，状态机能够确保控制器在各种情况下都表现出一致且可预测的行为。

3.2 控制器的模块化设计

3.2.1 模块划分及功能描述

模块化设计允许设计师将一个复杂的系统划分为更小、更易于管理和理解的部分。对于SRAM控制器，常见的模块包括：

  • 接口模块 ：负责与外部系统或其他控制器通信。
  • 请求处理器 ：处理来自处理器或接口的请求，包括读写操作。
  • 地址解码器 ：将内存地址映射到具体的SRAM单元。
  • 时序控制模块 ：管理与SRAM通信所需的时序参数。
  • 数据缓冲器 ：用于临时存储数据，确保数据传输的连续性。

每个模块都有其独立的功能，这些功能经过精心设计，以便模块之间能够有效地协同工作。模块化的优点包括：

  • 复用性 ：独立的模块可以用于其他项目或系统。
  • 可维护性 ：问题可以快速定位到特定模块，便于调试和维护。
  • 可扩展性 ：易于添加新功能或升级现有功能。

3.2.2 模块之间的通信机制

在控制器的不同模块之间，有效的通信机制是至关重要的。通信机制需要支持高速和低延迟的数据传输，同时还要保证数据的完整性和同步性。常用的设计方法包括：

  • 总线结构 ：多个模块通过共享的通信路径（总线）进行数据交换。
  • 点对点连接 ：每个模块都有专门的通信路径连接到其他模块。
  • 信号标志 ：使用标志位来指示通信是否准备好或完成。

每个通信机制都有其适用场景和限制，设计者需要根据系统的具体需求来选择最合适的通信方法。例如，在数据吞吐量需求较高的系统中，可能更倾向于使用点对点连接。

3.3 控制器设计中的同步与异步问题

3.3.1 同步设计的优势与挑战

同步设计是指在控制器的所有模块之间共享一个统一的时钟信号。这种设计方法简化了时序分析，因为所有的操作都可以相对于一个共同的参考进行同步。

同步设计的优势包括：

  • 简化设计 ：统一的时钟信号减少了时序分析的复杂性。
  • 减少延迟 ：避免了等待异步事件的不确定时间。
  • 更容易调试 ：由于所有操作同步，因此更容易追踪和修复问题。

然而，同步设计同样面临着挑战，包括：

  • 时钟偏斜 ：时钟信号在芯片中的传输可能不一致，导致时钟偏斜。
  • 功耗问题 ：同步设计可能产生更多的动态功耗。

为了应对这些挑战，设计者可能需要引入复杂的时钟管理技术，如时钟树合成或全局时钟分布网络。

3.3.2 异步设计的使用场景与注意事项

异步设计是指各个模块之间不需要共享时钟信号，模块之间的通信是通过事件驱动的。异步设计可以解决同步设计中的时钟偏斜和功耗问题，但带来了额外的复杂性。

异步设计适合以下场景：

  • 跨时钟域通信 ：系统中有多个频率不同的时钟域。
  • 低功耗应用 ：需要关闭或降低某个模块的能耗。
  • 高可靠性需求 ：异步设计通常可以提高系统的容错能力。

设计异步控制器时，需要考虑的事项有：

  • 竞态条件 ：避免两个或更多的信号同时试图改变状态。
  • 死锁 ：设计时要确保没有资源被锁定或永远等待。
  • 缓冲机制 ：引入适当的缓冲策略，以管理信号之间的异步交互。

总之，设计SRAM控制器时，同步和异步两种方法各有其优势和挑战。选择合适的设计方案，需要根据控制器的应用场景、性能要求以及技术限制来进行综合评估。

4. SRAM接口实现

4.1 接口设计概述

在深入探讨SRAM接口实现的具体细节之前，我们需要明确接口设计的基本要求及其在SRAM控制器中的作用。接口是SRAM控制器与内存单元交互的关键通道，它必须保证数据的准确传输，同时提供稳定的时钟信号和必要的控制信号以满足SRAM的读写时序要求。

4.1.1 接口设计的基本要求

接口设计必须遵循以下基本要求：

  • 高带宽和低延迟 ：为了充分发挥SRAM的性能优势，接口设计必须最小化数据传输的延迟，同时提供足够的带宽以支持快速的数据吞吐。
  • 信号完整性 ：设计应确保信号在传输过程中不会受到干扰，保证数据的准确性和完整性。
  • 可扩展性 ：接口设计应考虑未来可能的技术升级，保持一定的灵活性以适应不同的SRAM规格和控制器要求。
  • 同步与异步操作的支持 ：根据系统设计的需求，接口可能需要支持同步和异步操作。

4.1.2 接口与SRAM控制器的交互

接口与SRAM控制器的交互机制是至关重要的。控制器通过接口向SRAM发送控制信号，如片选（CS#）、写使能（WE#）、输出使能（OE#）等，来控制数据的读写操作。同时，接口也需要能够处理SRAM返回的状态信号，如忙信号（BUSY），以实现复杂的操作流程。

4.2 接口的信号描述与操作

了解接口设计的基本要求后，本节将深入探讨接口中各信号的定义和特性，以及如何设计以优化信号操作。

4.2.1 信号的定义与特性

接口信号主要分为三类：数据信号（Data），控制信号（Control），和地址信号（Address）。下面详细说明这三类信号的定义与特性：

  • 数据信号 ：用于在SRAM和控制器之间传输实际的数据。
  • 控制信号 ：用于控制数据信号的传输时机和方向，例如读操作或写操作。
  • 地址信号 ：指定数据信号访问的存储单元位置。

4.2.2 信号操作的设计要点

信号操作的设计要点包括：

  • 信号完整性设计 ：采取适当的措施，如串行阻抗匹配和终端负载，以保持信号的稳定性。
  • 信号同步设计 ：确保信号时序满足SRAM的时序要求，避免出现时钟偏移和数据冲突。
  • 抗干扰设计 ：使用屏蔽、差分信号传输等技术减少电磁干扰。
  • 信号强度设计 ：保证信号的电压水平在SRAM允许的范围内。

4.3 接口的信号完整性问题

在数字系统设计中，信号完整性问题经常出现，它可能会影响系统的稳定性和性能。SRAM接口的信号完整性问题同样需要我们特别关注。

4.3.1 信号完整性的重要性

信号完整性是指信号在传输过程中保持其原始特性（包括幅度、时序和形状）的能力。信号失真是由多种因素造成的，比如传输线阻抗不匹配、电源噪声、信号反射、串扰和电磁干扰等。

4.3.2 常见信号完整性问题的解决方法

为了保障SRAM接口的信号完整性，可以采取以下措施：

  • 阻抗匹配 ：在发送端和接收端使用合适的阻抗以匹配传输线阻抗，减少信号反射。
  • 差分信号 ：使用差分信号对可以提高信号的抗干扰能力，并减少电磁辐射。
  • 去耦电容 ：在电源和地之间添加去耦电容，以滤除电源线上的噪声。
  • 信号去噪 ：对关键信号线增加适当的去噪电路设计，如使用滤波器或选择性地降低信号频率。

在设计SRAM接口时，必须考虑信号完整性问题，这包括确保信号线的阻抗匹配、合理安排信号布局以避免串扰，并且使用去耦电容以减少噪声。通过以上措施，可以确保信号在传输过程中的完整性和可靠性。在实际应用中，还需根据具体的SRAM规格书和设计目标，对信号路径进行仿真测试，以验证信号完整性设计是否满足要求。

5. SRAM读写控制逻辑与时序分析

5.1 读写控制逻辑的实现

在SRAM控制器的设计中，读写控制逻辑是保证数据正确传输的核心。实现高效和可靠的读写控制逻辑对整个存储系统的性能至关重要。

5.1.1 读操作的逻辑设计

读操作通常涉及到以下步骤：

  • 地址锁存：在控制信号指示读操作开始后，地址信号被锁存。
  • 选择存储单元：通过地址解码器选择对应的存储单元。
  • 数据传输：从选中的存储单元读取数据，并将其送到数据总线上。
  • 输出使能：通过控制信号使能输出缓冲，将数据总线上的数据传递给外部设备。

以下是一个简化的Verilog代码示例，展示了读操作的逻辑设计： 

always @(posedge clk) begin
    if (read_enable) begin
        data_out <= memory[read_address]; // 从存储单元中读取数据
    end
end

5.1.2 写操作的逻辑设计

写操作同样关键，其步骤包括：

  • 地址锁存：在写使能信号有效时，地址被锁存。
  • 数据锁存：数据被写入时，数据信号被锁存到数据总线上。
  • 写使能：通过写使能信号，将数据总线上的数据写入对应的存储单元。

这里提供一个写操作的Verilog代码片段： 

always @(posedge clk) begin
    if (write_enable) begin
        memory[write_address] <= data_in; // 将数据写入存储单元
    end
end

5.2 控制逻辑中的地址解码器设计

地址解码器在读写控制逻辑中起到了至关重要的作用，确保了数据能够准确地被存储到指定的内存位置。

5.2.1 地址解码的基本原理

地址解码器将输入的地址信号转换成对应存储单元的选通信号。通常，这个过程涉及到将地址信号进行二进制到格雷码的转换，然后通过译码逻辑来选中相应的存储单元。

5.2.2 地址解码器的实现与优化

实现地址解码器时，需要考虑以下几个方面：

  • 译码效率：减少不必要的逻辑门，优化译码路径。
  • 扩展性：设计时要考虑未来可能的存储容量扩展。
  • 故障容错：增加错误检测与纠正机制。

一个地址解码器的实现可能如下： 

function [2**ADDR_WIDTH-1:0] decoder;
    input [ADDR_WIDTH-1:0] addr;
    decoder = 1 << addr; // 将地址转换为对应的选通信号
endfunction

5.3 时序分析工具的应用

时序分析是确保SRAM控制器能在指定频率下稳定工作的关键步骤。

5.3.1 时序分析的重要性

时序分析确保所有的信号能够在预定的时间内稳定，这对于高速数字电路来说尤为重要。时序约束的设置和验证可以预防和识别潜在的时序问题，从而避免数据丢失或错误。

5.3.2 时序约束的设置与验证

在时序分析过程中，需要设置正确的时钟定义、输入/输出延迟约束、多周期路径约束以及假路径约束。验证时序主要检查以下几个方面：

  • 时钟域交叉：确保不同时钟域间的数据传输安全。
  • 设置时间(setup time)和保持时间(hold time)：确保数据在时钟边沿前后的稳定性。
  • 时钟偏斜(clock skew)：分析不同路径上的时钟到达时间差异。

5.4 控制逻辑的仿真与验证

在设计和实现SRAM读写控制逻辑之后，需要通过仿真来验证其功能性和性能。

5.4.1 仿真测试平台的构建

构建仿真测试平台需要准备测试向量，这些向量模拟了不同的读写场景。在测试平台中，要模拟各种边界条件和异常情况，确保控制器可以正确处理。

5.4.2 功能验证与性能评估

功能验证主要是确保设计能够符合规格要求。性能评估则关注于时序性能，包括读写延迟、吞吐量等关键指标。仿真结果将帮助设计者发现设计中的缺陷，并在实际硬件部署之前进行优化。

本文还有配套的精品资源，点击获取 menu-r.4af5f7ec.gif

简介：本资源提供了一系列使用Verilog硬件描述语言编写的源代码，这些代码专门用于实现与静态随机存取存储器（SRAM）的交互操作。SRAM在数字系统中广泛用作快速读写存储解决方案，Verilog HDL则在设计SRAM控制器时起关键作用。源码涵盖了与SRAM交互的基本概念，包括地址总线、数据总线、读写信号、使能信号、读数据和写数据等。此外，还涉及了与特定SRAM技术（如Xilinx ZBT SRAM）的接口实现，包括接口定义、地址解码器、读写逻辑、同步与异步复位以及时序分析等关键步骤。

本文还有配套的精品资源，点击获取 menu-r.4af5f7ec.gif

SRAM 控制器 verilog
07-18
经仿真，可用。
verilog源代码
diyizhi7673的博客
11-04 589
Verilog HDL 程序举例一，基本组合逻辑功能：双向管脚（clocked bidirectional pin）Verilog HDL: Bidirectional PinThis example implements a clocked bidirectional pin in Verilog HDL.The value of OE determines whether bidir...
FPGA上SRAM读写测试的Verilog实现与流程
最新发布
weixin_34618526的博客
05-21 1039
简介：本篇将详细介绍如何利用Verilog HDL在FPGA上实现SRAM的读写测试。SRAM是一种非易失性存储器，具有高速读取和写入的特点。在FPGA中实现SRAM读写测试，包括设计SRAM接口模块、建立读写操作、配置地址计数器、模拟数据流、综合与仿真以及下载到FPGA进行硬件测试。通过实践，掌握SRAM在FPGA中的使用和基本读写方法，加深对FPGA工作原理的理解。
转载 一个SRAM控制器verilog格式
weixin_30404405的博客
02-23 529
最近写的一个SRAM控制器verilog格式 不对的地方高人多指点控制外部SRAM需要注意什么？在代码风格上如何描述更稳定可靠呢？module SRAM_TEST(i_Reset_n,i_Clock,i_EN,i_StepByStep,i_WR_Control,o_W_FullSign,/* SRAM Interface */o_Sram_add,io_Sram_data,o_Sram_CE_n,...
Verilog源码.zip
11-03
基于FPGA的数字图像处理基础源码，包括形态学变换，边缘检测，色度转换等等
CAN Verilog源代码
07-03
can总线的verilog源代码，里面有仿真文件，及测试激励文件
用verilog HDL写的操作SRAM的源码.rar
05-22
Verilog HDL在设计SRAM控制器时，通常会涉及以下几个关键概念： 1. **地址总线**：用于指定要访问的SRAM单元地址。 2. **数据总线**：用于在SRAM和外部逻辑之间传输数据。 3. **读/写信号**：控制SRAM的操作模式，...
Verilog 语言设计数字控制系统设计实例quartus工程源码（56例）.zip
12-09
Verilog 语言设计数字控制系统设计实例quartus工程源码（56例）: alarmclock Buffer_3 Coder_8_3 Compare_8_bits counter counter_16_bits counter_4_bit Current_adc_ctrl Current_Adjust Data_Mux date DC_Motor_...
用verilog HDL写的操作SRAM的源码.zip
09-19
这个压缩包“用verilog HDL写的操作SRAM的源码.zip”包含了一个使用Verilog来实现SRAM操作的示例代码。SRAM（Static Random Access Memory）静态随机存取存储器是一种常见的半导体存储器类型，它能够快速读取和写入...
AHB协议SRAM控制器Verilog源码解析
这表明压缩包内包含的是一个专门为AHB协议设计的SRAM控制器的Verilog源码文件。源码文件的扩展名“.rar”表明该文件是一个压缩文件，可能包含了多个设计文件以及可能的测试平台或仿真脚本，用于验证和测试设计的正确...
verilogsram.rar_SRAM FPGA quartus_sram verilog _verilog源码
07-14
FPGA开发板上的VerilogHDL编写的SRAM读写试验程序, 包括介绍文档, Verilog源码, 在Quartus II 8.1环境下测试通过
sram读取控制verilog代码
12-30
sram存储器的读取代码，已测试，为一个FPGA的下载工程。 sram存储器的读取代码，已测试，为一个FPGA的下载工程。
SPI Master 的Verilog源代码
09-21
此代码是SPI接口的Master的Verilog源代码，经上板测试是没有问题的，请大家放心使用
verilog语言程序实例实验例程源码（120例）.zip
12-09
verilog语言程序实例实验例程源码（120例）: acc.v accn.v account.v add4_1.v add4_2.v add4_3.v add8.v add8_tp.v adder.v adder16.v adder4.acf adder4.hif adder4.ndb adder4.v adder8.v adder_tp.v add_ahead.v add_bx.v add_jl.v add_tree.v alu.v alutask.v alu_tp.v aoi.v bidir.v bidir2.v block.v block1.v block2.v block3.v block4.v buried_ff.v carry_udp.v carry_udpx1.v carry_udpx2.v clock.v code_83.v compile.v control.v correlator.v count.v count10.v count4.v count4_tp.v count60.v count8_tp.v crc.v cycle.v decode47.v decode4_7.v decoder1.v decoder2.v decoder_38.v delay.v dff.v dff1.v dff2.v dff_udp.v encoder8_3.v examples.pdf fir.v fre_ctrl.v fsm.v full_add1.v full_add2.v full_add3.v full_add4.v full_add5.v funct.v funct_tp.v gate1.v gate2.v gate3.v half_add1.v half_add2.v half_add3.v half_add4.v jk_ff.v johnson.v latch.v latch_1.v latch_16.v latch_2.v latch_8.v linear.v longframe1.v longframe2.v loop1.v loop2.v loop3.v mac.v mac_tp.v map_lpm_ram.v mpc.v mpc_tp.v mult.v mult4x4.v mult_for.v mult_repeat.v mult_tp.v mux21_1.v mux21_2.v mux2_1a.v mux2_1b.v mux2_1c.v mux31.v mux4_1.v mux4_1a.v mux4_1b.v mux4_1c.v mux4_1d.v mux_case.v mux_casez.v mux_if.v mux_tp.v non_block.v paobiao.v paral1.v paral2.v parity.v pipeline.v ram256x8.v random_tp.v reg8.v resource1.v resource2.v rom.v sell.v serial1.v serial2.v serial_pal.v shifter.v song.v test.v test1.v
AES加密完整Verilog源码
03-20
aes128位数据加密算法源码，有veriolg硬件描述语言写的
有关 verilog的76例源码
10-29
里面有十分详细的有关verilog的使用的例子，基本上看一个10几个例子你就入门了
大量的verilog源代码
热门推荐
Studying……
09-30 1万+
Verilog HDL 程序举例 一，基本组合逻辑功能： 双向管脚（clocked bidirectional pin） Verilog HDL: Bidirectional Pin   This example implements a clockedbidirectional pin in Verilog HDL. The value of OE determines whethe
数据排序（含verilog源码）
qq_42816434的博客
02-17 3174
中国科学院大学《高等数字集成电路分析及设计》实践作业之——数据排序
Verilog源码网站（不断更新中）
weixin_30375247的博客
08-21 2693
http://www.opencores.org/cvsweb.shtml/ http://www.asics.ws/http://www.oanda.com/convert/classic?user=freeipcore&lang=enhttp://www.ssipex.com/cn/exchange/freeresources.h...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值