在电子产品开发中,工程师经常遇到这样令人困惑的场景:数据手册明明写着某颗芯片的 ESD 抗扰度可以达到 ±8 kV,但当整机产品进行 IEC 61000-4-2 系统级静电测试时,却依然会在 8 kV 甚至更低的等级上失效。为什么芯片“能抗”的电压,与产品实际“能抗”的电压相差如此之大?
这并非芯片厂商夸大参数,也并非测试方法错误,而是因为:
芯片级 ESD 能力 ≠ 产品级 ESD 能力
HBM与 IEC(系统级 ESD)之间的差异巨大
系统级 ESD 的能量、上升沿、电流以及耦合路径,都完全不同于芯片级测试,导致产品中芯片保护结构可能遭遇远超其设计范围的应力。
一、芯片级 ESD 与系统级 ESD 的根本区别
1. 测试模型完全不同:100 pF vs 150 pF,1.5 kΩ vs 330 Ω
(1)芯片级:HBM 模型(Human Body Model)
- 电容:100 pF
- 放电电阻:1.5 kΩ
订阅专栏 解锁全文
1719

被折叠的 条评论
为什么被折叠?



