数字后端零基础学习记录01-SMIC0.18um工艺库文件解析

本文详细介绍了SMIC0.18微米工艺库的文件结构,包括calibre用于DRC和LVS检查的文件,digital文件夹中的Apollo、doc、lef、primetime、symbols、synopsys等子目录,以及Verilog和VHDL语言的标准单元库。每个部分都阐述了其在集成电路设计中的功能,如clf的时序、功耗参数,lef的物理版图库,和synopsys的逻辑库等。

目录

前言

1. calibre

2. digital

2.1 apollo

2.1.1 clf

2.1.2 smic18

2.1.3 tf 

2.2 doc

2.3 lef

2.4 primetime

2.5 symbols

2.6 synopsys

2.6 Verilog VHDL

总结


前言

本文主要对SMIC0.18um工艺库中文件夹进行说明,方面以后使用。


首先解压压缩包,文件夹中主要包含以下内容:

1. calibre

mentor公司的calibre是目前业界很多公司用于进行版图DRC和LVS检查用的软件,所以这个文件夹中存放的就是calibre使用的DRC、LVS文件。

2. digital

该文件夹中主要存放数字集成电路设计过程中可能会用到的文件,其中包括三个文件夹io、pll、sc,sc内存放标准单元库相关的文件。

2.1 apollo

### SMIC 18ee 0.18μm 标准单元工艺的关系 SMIC18ee 通常是指其特定的嵌入式闪存 (Embedded Flash) 或其他特殊应用的设计,而 0.18μm 标准单元工艺则是指用于一般逻辑电路设计的标准单元。两者虽然都基于 0.18μm 制程技术,但在具体的应用场景和支持的功能上存在显著差异[^1]。 #### 技术对比分析 - **制程节点一致性**:确实,SMIC18ee 和 0.18μm 标准单元工艺均属于同一制程节点——即 0.18μm 工艺平台。这意味着它们共享类似的物理制造流程和技术基础。 - **功能定位区别**: - SMIC 18ee 主要面向嵌入式存储器解决方案,支持诸如 EEPROM、Flash 等非易失性存储需求的技术实现[^2]。 -0.18μm 标准单元工艺则专注于通用数字逻辑设计,提供一系列经过优化的标准单元宏 (Macro),适用于高性能或低功耗 ASIC/FPGA 设计项目。 因此,在实际工程实践中,尽管二者可能共用部分底层材料特性和加工参数设定,但由于目标用途不同,导致各自具备独特的 IP 组件集合以及相应的 PDK 支持文件集[^3]。 对于开发者而言,如果仅需完成常规 CMOS 数字集成电路开发,则应选用后者;而对于涉及片上集成存储模块的产品来说,则更倾向于前者所提供的专门化资源组合方案。 ```python # 示例代码展示如何加载不同的PDK配置 def load_pdk(pdk_name): if pdk_name == 'smic_18ee': return {'type': 'embedded_flash', 'process_node': '0.18um'} elif pdk_name == 'smic_stdcell_0p18um': return {'type': 'standard_cell', 'process_node': '0.18um'} print(load_pdk('smic_18ee')) # 输出嵌入式闪存相关设置 print(load_pdk('smic_stdcell_0p18um')) # 输出标准单元相关内容 ``` 综上所述,SMIC 18ee 并不完全等同于 SMIC 0.18μm 标准单元工艺,而是针对特定领域进行了扩展和定制化的版本之一[^4]。
评论 5
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值