FPGA驱动千兆以太网PHY但电脑只显示百兆

最新推荐文章于 2025-05-14 10:26:03 发布
最新推荐文章于 2025-05-14 10:26:03 发布
阅读量2k 收藏 10
点赞数 2
CC 4.0 BY-SA版权
分类专栏： 我的笔记分析 文章标签： fpga开发 网络 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43550752/article/details/127516968
公司新板子ZYNQ7035 + RTL8211E测试数据回环时，电脑端网络适配器显示百兆网。排查发现FPGA逻辑驱动以太网PHY芯片无需配置寄存器，问题出在PHY芯片1.05V电压输出端磁珠电流太小，换成2.2uh电感后解决问题，同时提醒做硬件要检查好电源。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

前两天公司做了个新板子，ZYNQ7035 + RTL8211E，拿给我测，于是写逻辑代码测试一下数据回环，没想到电脑端网络适配器一直显示是百兆网。查了多方原因，差点想手动配置寄存器了，但是想想又觉得不对，FPGA逻辑驱动以太网PHY芯片是不用配置寄存器的，只要PHY芯片外部引脚上下拉正常就行。于是我一个写代码的查起了硬件，果然，PHY芯片1.05V电压输出端有个电感，变成磁珠了，这肯定不行啊，虽然电压是稳定的，但是磁珠电流太小，遂换成2.2uh电感，顺利解决问题。电脑终于协商为千兆网了。（做硬件的一定要仔细啊）

原理图局部如下：就是图中的BF15磁珠换成2.2uh电感。

 类似的，大家做硬件一定要检查好电源，包括电压纹波、功率

简谈基于FPGA的千兆以太网设计
01-15 3263
简谈基于FPGA的千兆以太网设计 今天给大侠带来简谈基于FPGA的千兆以太网设计，话不多说，上货。 今天我们来简单的聊一聊以太网，以太网在FPGA学习中属于比较高级的内容了，有些大侠肯定会感觉以太网学习起来非常不容易。其实，我可以告诉大家，前期学习的基础打扎实了，后期的学习也没那么难。总之就是说难没那么难，说容易也不是那么容易。那么，言归正传，下面让我们一起来聊一聊以太网的学习。 说起以太网，大家可能就会想到百兆以太网、千兆以太网以及万兆以太网等等。局域以太网从10M开始发展，经历几多的变迁，发展到现
一文读懂如何使用FPGA驱动PHY芯片
热门推荐
Bone_Man的博客
12-26 1万+
这里写自定义目录标题如何使用FPGA驱动PHY芯片前言必要的硬件知识如何确定PHY芯片的物理地址和工作模式?如何确定PHY芯片的工作模式?如何驱动PHY芯片?MDIO的通讯协议是什么?合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片 如何使用FPGA驱动PHY芯片 前言 笔者因为工作的原因接触到使用FPGA驱动PHY芯片进行通信,期间接触到了德州仪器的dp83849,博通公司的B50610,裕太车通的YT8512等芯片.下面以裕太车通的芯片YT8512为例来讲解如何使用和驱动PHY芯片. 必
FPGA实现以太网（二）、初始化和配置PHY芯片
主要分享学习中的知识和遇到的问题
11-08 3008
我们知道，以太网通信中的物理层链路基本上是由 PHY 芯片建立。PHY 芯片有一个配置接口，即 MDIO接口，可以配置 PHY 芯片的工作模式以及获取 PHY 芯片的若干状态信息。PHY芯片里面有很多寄存器，里面存放着PHY芯片的工作模式以及工作状态，比如链接情况、链接速率等等。
“zynq lwip link speed for phy address 1:0“调试ZYNQ的LWIP出现的问题及解决。
最新发布
weixin_45827703的博客
05-14 442
在连接没有错误的情况下，失败的原因是底层驱动中，没有获取该芯片速度的函数。文件所在目录：D:\Xilinx\SDK\2018.3\data\embeddedsw\ThirdParty\sw_services\lwip202_v1_2\src\contrib\ports\xilinx\netif。不巧的时，博主最近的使用的开发板使用的是景略半导体的工业级以太网GPHY芯片（JL2121-N040I）。相关的文件：xaxiemacif_physpeed.c 和 xemacpsif_physpeed.c。
基于FPGA的百兆以太网数据传输（通过本文可以自己设计百兆以太网模块）
FPGA小学生的博客
11-26 8227
文章部分内容参考了相关论坛中的内容： 对文章中内容感兴趣或者有不懂的可以咨询QQ：2859340499 本文所设计的基于FPGA百兆以太网数据传输，是博主自己绘制pcb制作的百兆以太网模块，是通过一片 Realtek 的 RTL8201 以太网 PHY 提供对以太网连接的支持，RTL8201 是一片 10M/100M 自适应以太网收发器，提供 MII/SNI 接口的 MAC 连接。所设计的百兆以太网模块如下图所示： 通过所设计的以太网电路，可以将 FPGA 采集或运算得到的数据传递给其他设备如 PC 或服
基于FPGA的百兆以太网通信（一）——MDIO配置PHY芯片
weixin_62966975的博客
03-20 2688
PHY地址（这里需要解释一下，这个好像只是在连接多个PHY芯片的时候才有，用于区分不同的PHY芯片，如果只有一个，默认5'b0，以上是我个人分析，我也不太懂，我查看的教程都说在原理图上可以看出来，但是也没具体说怎么看）。一般来说，FPGA以太网通信是需要外接的PHY芯片的，目前的很多FPGA出厂的底板上已经焊好了PHY芯片，所以这一点是比较方便的。这里的引脚很多，我们目前只关注两个，MDIO和MDC，这两个是配置引脚，用于配置PHY芯片的寄存器，类似于前面说的摄像头，同时也可以读取其中寄存器的数据。
百兆以太网FPGA实现，ARP+UDP功能，一个采集卡上的程序
08-21 1059
因为很多功能揉在一起，没有分模块，比较杂乱，可以参考参考再自己修改！ `timescale 1ns / 1ps //////////////////////////////////////////////////////////////////////////// //////////////////////////////////////////////////////////////////////////// module ETH_APP( input CLK50M, inp
FPGA实现千兆/百兆自适应以太网UDP传输
qq_24025329的博客
11-15 9370
该IP核是笔者在项目中解决自己的问题所编写，水平有限如有疏漏敬请指正。
RTL8211 uboot 模式下4芯网线对接千兆如何协商成百兆
Emo_snaf的博客
10-14 5539
问题：RTL8211通过4芯网线对接千兆，在内核起来时可以正常通信，但在UBOOT下ping不通，无法通过网络烧写。 分析后发现，在UBOOT下，通过4芯网线对接百兆可以通信，但是对接千兆却不行，通过打印发现，4芯对接千兆时自协商结果居然是千兆，自然无法正常通信。那如何才能协商成百兆呢？ 通过代码分析，发现uboot 代码是通过寄存器0A来判断speed是否为千兆 后来经过一些牛人的指导，才发现原来除了对方的协商能力，RTL8211本身协商能力寄存器09有一个bit9，是否建议千兆。 通过.
基于FPGA的千兆以太网ip核源码，同时支持10/100M
11-12
本主题聚焦于一个基于FPGA的千兆以太网IP（Intellectual Property）核，该核不仅支持1000Mbps（千兆）速率，还兼容10Mbps和100Mbps（百兆）的速度，从而提供了一种灵活的网络接口解决方案。 千兆以太网（Gigabit ...
基于FPGA的千兆百兆以太网接口实现UDP通信.rar
06-12
基于fpga 的千兆/百兆以太网 接口实现upd通信，文档包含fpga开发upp协议的整个设计以及演示的完整示例，包含设计原理，设计框架，关键技术点，以及演示环境；适用于xilinx /altera 芯片用rtl级开发设计点对点网络...
以太网PHY芯片直接使用FPGA驱动的参考代码
02-11
这是针对需要采用FPGA直接驱动以太网收发器的参考代码，本代码使用的是AR8031的PHY，针对其他的PHY也可根据本代码中的寄存器进行相应的更改直接适配到其他PHY芯片，示例代码采用的是Altera的EP3C40系列FPGA
基于FPGA的百兆以太网RGMII接口设计（读书笔记） fpga开发.pdf
04-22
基于FPGA的百兆以太网RGMII接口设计（读书笔记） fpga开发.pdf
ethernet_test.rar_Ethernet_fpga ethernet_千兆以太网_千兆网_千兆网 fpga
07-14
在FPGA中，通常会集成一个专用的千兆以太网PHY芯片，如Marvell的88E1111等，来处理物理层的细节。PHY芯片通过GMII接口与FPGA进行通信，提供与物理媒介的连接。 GMII是一种接口标准，它定义了千兆以太网MAC与PHY之间...
FPGA千兆百兆以太网主控板设计资料与源码
3. BCM5421SKQM：是博通公司生产的千兆以太网物理层（PHY）芯片，支持1000Base-T和100Base-TX两种速率标准。 4. RTL8208B：是瑞昱半导体公司生产的千兆以太网控制器，提供MAC层处理功能。 **硬件设计工具：** 1. ...
学习笔记分享：FPGA之HDMI、以太网篇
04-03 1115
高清多媒体接口（High Definition Multimedia Interface）是一种全数字化视频和声音发送接口，可以发送未压缩的音频及视频信号。HDMI可用于机顶盒、DVD播放机、个人计算机、电视、游戏主机、综合扩大机、数字音响与电视机等设备。HDMI可以同时发送音频和视频信号，由于音频和视频信号采用同一条线材，大大简化系统线路的安装难度。
基于FPGA的千兆百兆以太网接口实现UDP通信：高效网络通信的利器
gitblog_09788的博客
10-21 969
基于FPGA的千兆百兆以太网接口实现UDP通信：高效网络通信的利器 去发现同类优质开源项目:https://gitcode.com/ 项目介绍 在现代网络通信领域，高效、可靠的数据传输是至关重要的。为了满足这一需求，我们推出了“基于FPGA的千兆百兆以太网接口实现UDP通信”项目。该项目提供了一个完整的资源文件，详细介绍了如何基于FPGA实现千兆/百兆以太网接口的UDP通信。无论是Xilinx还是...
海思平台千兆以太网PHY芯片网速测试
jzwjzw19900922的博客
08-14 2751
前言 由于PHY是1000Mphy，但是一般网络环境由于路由器的限制， 可能只有100M网络环境，所以需要特殊针对性的测试 工具 （1）iperf3使用 libiperf.so.0放到 /usr/lib 下 iperf3放到 /usr/bin下 （2）测试cmd ./iperf3 -c 172.16.34.175 -i 1 -M 9126 -t 100 场景测试 （1）开发板与电脑直连 正常的1000M网络 （2）板子链接1000M交换机+ 再直接连电脑 （3）..
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值