s32k144基础

本文详细介绍了S32K144微控制器的Cache基础和时钟配置。Cache作为LMEM的一部分,通过LMEM控制器与ARM内核交互,加速数据访问。S32K144的时钟主要由SCG模块生成,配置时钟可通过clock manager模块在S32DDS中进行可视化操作,包括添加组件、配置参数并生成初始化代码。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

S32K144 cache:

在这里插入图片描述

  1. cache
    基础知识:

    • LMEM(Local memory controller)负责地址和数据总线的解码,然后传输到ARM内核。LMEM可以看作是ARM内核和系统总线之间“传令官”。
    • cache是LMEM模块的子模块,它本质是一块高速内存,它存储了部分地址信息和相关数据,一般情况下cache是自我管理自动更新的,目的是减少内存的平均访问时间。

    如何配置:

    • LMEM->PCCCR :Cache control register
	void McuCacheConfig(void)
{
   
   
    // Enable Cache !
    // Flush and enable I cache and write buffer
    LMEM->PCCCR 
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值