本文首发于个人博客
1.设计目标
设计基于单口SRAM的转置型FIR,半并行实现,要求满足:
- 并行程度与串行程度参数可配置
- 数据位宽可配置,支持负数,负数为补码类型
2.参数表
名称 | 默认值 | 说明 |
---|---|---|
PALL_PAM | 4 | 并行阶数 |
PALL_PAM_LOG | 2 | 并行阶数LOG值 |
SERI_PAM | 4 | 串行阶数 |
SERI_PAM_LOG | 2 | 串行阶数LOG值 |
DATA_WIDTH | 16 | 数据位宽 |
3.端口列表
3.1.系统端口
名称 | 类型 | 位宽 | 说明 |
---|---|---|---|
clk | input | 1 | 系统时钟 |
rst_n | input | 1 | 系统复位信号,低有效 |
3.2.配置端口
名称 | 类型 | 位宽 | 说明 |
---|---|---|---|
cfg_valid | input | 1 | 配置有效信号 |
cfg_addr | input | PALL_PAM_LOG*SERI_PAM_LOG | 配置地址 |
cfg_data | input | DATA_WIDTH | 配置数据 |
3.3.数据端口
名称 | 类型 | 位宽 | 说明 |
---|---|---|---|
din_valid | input | 1 | 输入有效信号 |
din_busy | output | 1 | 输入忙信号 |
din_data | input | DATA_WIDTH | 输入数据</ |