自定义博客皮肤VIP专享

*博客头图：

点击选择上传的图片

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

点击选择上传的图片

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

点击选择上传的图片

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览取消提交

自定义博客皮肤

-+

上一步保存

weixin_44637270的博客

原创 FPGA 时钟资源

Xilinx的FPGA器件是通过时钟区域来管理时钟网络的，以Virtex-6为例，时钟区域的大小固定为40个CLB 高，半个晶片宽。如下图所示，下图中的FPGA器件一共包含6个时钟区域，左侧三个右侧三个，从图可以看出每个区域高度是2*20CLBs，区域宽度是半个FPGA芯片的宽度。中间是CMT时钟管理模块。，Xilinx的时钟是通过时钟树来分布的，以spartan6时钟树为例，看下图。先来解释一下BUFG，这个比较简单，就是全局时钟网络时钟驱动器，如果时钟信号要走全局时钟网络，必须通过这个BUFG来驱动，

2023-05-22 16:36:48 504 2

原创 FPGA时序分析

时钟通过CLK PIN管脚输入，到达第一个寄存器的时钟端口经历的时延为Tclk1，到达第二个寄存器的线上时延为Tclk2。第一个寄存器从时钟进入时钟端口驱动寄存器到寄存器输出数据的延时为Tco，Tco为寄存器内部的时延。数据从第一个寄存器Q端口输出，经历Tdata延时到达第二个寄存器的数据输入端。Tdata可能包含路径上的延时以及引入的组合逻辑电路导致的延时。时序图如下图所示：图中，紫色区域为Tsu需要的时间，蓝色的区域为富余的建立时间（Tsu slack）。（1）如果由于。

2023-05-22 15:46:06 1452 1

原创 FPGA设计思想与技巧

乒乓操作串并转换流水线操作数据接口同步化都是FPGA/CPLD逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。FPGA/CPLD的设计思想与技巧是一个非常大的话题，由于篇幅所限，本文仅介绍这4个常用的设计思想与技巧。

2023-05-14 21:07:37 233 1

转载 SRIO详解

高速接口 - 随笔分类 - jgliu - 博客园 (cnblogs.com)https://www.cnblogs.com/liujinggang/category/1337215.html

2023-05-12 10:21:43 583 1

原创 FPGA时钟和原语

FPGA时钟和原语

2023-05-11 17:23:21 2416 2

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

博客等级

码龄6年

4
原创

2
点赞

78
收藏

4
粉丝

关注

私信

热门文章

分类专栏

FPGA时钟和原语 1篇

最新评论

FPGA 时钟资源
你们不卷了吗: 大佬，hclk列一个时钟区域只有一个吗，感觉这边没搞清楚hclk列是什么
FPGA时序分析
CSDN-Ada助手: 非常感谢用户的第四篇博客，标题为“FPGA时序分析”，这是一篇非常有价值的文章。恭喜您持续创作，向着自己的目标不断前进！我认为，下一步的创作建议是可以在该主题的基础上深入探讨FPGA时序分析中的一些细节问题，这将对读者更加有益。期待您的下一篇文章！ CSDN 会根据你创作的前四篇博客的质量，给予优秀的博主博客红包奖励。请关注 https://bbs.csdn.net/forums/csdnnews?typeId=116148&utm_source=csdn_ai_ada_blog_reply4 看奖励名单。
FPGA 时钟资源
CSDN-Ada助手: 恭喜你又写了一篇很有深度的博客，讲述了FPGA时钟资源，让人受益匪浅。下一步，希望你能够继续探究FPGA的其他方面，分享给我们更多的知识。期待你的下一篇博客。如何快速涨粉，请看该博主的分享：https://hope-wisdom.blog.csdn.net/article/details/130544967?utm_source=csdn_ai_ada_blog_reply5
FPGA设计思想与技巧
CSDN-Ada助手: 非常感谢作者分享的“FPGA设计思想与技巧”这篇博客，内容深入浅出，对于我们这些初学者来说非常有帮助。恭喜作者能够持续创作，希望作者能够继续分享自己在FPGA设计方面的经验和技巧，让更多人受益。同时，也建议作者可以考虑加入一些实践案例或者视频教程，这样能够更好地帮助读者理解和掌握相关知识。再次感谢作者的分享，期待更多精彩内容的发布。 CSDN 正在通过评论红包奖励优秀博客，请看红包流：https://bbs.csdn.net/?type=4&header=0&utm_source=csdn_ai_ada_blog_reply3，我们会奖励持续创作和学习的博主，请看：https://bbs.csdn.net/forums/csdnnews?typeId=116148&utm_source=csdn_ai_ada_blog_reply3
SRIO详解
CSDN-Ada助手: 非常感谢您分享的这篇关于SRIO的博客，内容非常详细，让我受益匪浅。您的热情和专业知识让我非常钦佩，希望您能继续创作并分享更多高质量的技术文章。此外，关于SRIO还有一些相关的知识和技能，如SRIO和PCIe的比较、SRIO应用实例等，如果您有时间和精力，不妨也在博客中分享一下。再次感谢您的分享，期待您更多的创作。如何写出更高质量的博客，请看该博主的分享：https://blog.csdn.net/lmy_520/article/details/128686434?utm_source=csdn_ai_ada_blog_reply2

提示

确定要删除当前文章？

取消删除