weixin_44951108的博客

原创 【读文献】Open-Winding Induction Motor

原创 【读文献】Capacitor-drop AC-DC

把老式“巨型变压器”换成“智能电容魔方”，用多路径调度和阶梯式降压，实现。以下是针对该电容降压AC-DC转换器设计的。② 先充高压电容再降压（绕道但省力）③ 充“高压+电池”组合（灵活调度），让IoT设备更省电、更强大！① 直接充电池（快车道）（足够驱动复杂功能）。：功率提升45%，达。

原创 【读文献】C/Id设计方法

• 缺乏统一模型对比不同拓扑（如IA vs. CML），导致设计依赖经验而非系统分析。• 工艺缩放（如28nm CMOS）要求精确预测功耗-频率关系。• 现有方法（如 gm/ID）需复杂迭代计算，难以直接量化。）对带宽的影响未被显式建模（例：IA因。二、C/ID框架的核心思想。（如公式推导繁琐）。

原创 【专业扫盲】电压/电流反馈和串联/并联反馈

读上述论文的时候遇到一个看起来很简单但是功能千差万别的结构：反相器并联电阻形成跨阻放大器。

原创 【专业扫盲】提高增益和输出摆幅受限是否矛盾？

Q：增益是信号放大能力的度量，而摆幅是放大器能处理的最大电压范围。即使摆幅受限，只要在有效范围内提高gm和输出阻抗，增益仍可提升。比如输入信号20mV，增益10，输出摆幅限制在±300mV，那么如果提高增益到20时，输出最多为300mV，没法输出到400mV，这样的话增益大也没用吧？增益提升并非总是无效：在摆幅允许的范围内（如小信号场景），高增益能提升信噪比和分辨率。源于Cascode提升增益但限制输出摆幅的特性。为何增益提升仍有意义？

原创 【专业扫盲】MOS管工作区域的一些细节

由于Vds = Vgs，并且Vgs虽然小于Vth但通常不为零（比如几百mV），这个条件通常也是满足的。所以，它在亚阈值区，并且其Id-Vds特性类似于饱和（电流不随Vds增加而显著增加），但根本的物理机制和电流大小与强反型饱和区截然不同。由于Vgs < Vth，它必定处于亚阈值区。同时满足Vds = Vgs < Vth。A：饱和区或线性区都是基于强反型论的。只要Vgs<Vth，就是亚阈值或截止区。

原创 【读懂文献】亚阈值Vgs特性

读上面文章的时候：

原创 【专业扫盲】源极退化电阻

所以，在绝大多数实际应用场景（Rout >> Rload）下，源极退化电阻 Rs 会显著降低共源放大器的电压增益，这是通过降低有效跨导 Gm 实现的。总而言之，源极退化电阻是一个简单而强大的电路技术，通过引入负反馈，在模拟电路设计中发挥着改善线性度、稳定增益和工作点、提高输出阻抗等重要作用，尤其是在对线性度和增益精度要求较高的场合。更本质的是，加入Rs后，在相同Vgs下，由于负反馈作用，实际漏极电流Id会减小，导致工作点gm降低。ro，这个推导本身没错，但这里的gm是指加Rs后的实际工作点gm值。

原创 【专业扫盲】减小MOS寄生电容（ULVT管）

要减小ULVT（Ultra Low Threshold Voltage）MOS管的寄生电容，需结合其。，ULVT的寄生电容可显著降低，同时保持其低阈值电压优势。ULVT的寄生电容（

原创 【Cadence】PDK使用

和豆包无意中聊到PDK的使用，出现了一些有用的信息，简单记录一下。

原创 【论文写作】一篇ISCAS的文章

二次积分与再生阶段：锁存器（M_{3N}/M_{4N}和M_{5P}/M_{6P}）引入正反馈，快速放大信号，最终通过PMOS锁存器（M_{5P}/M_{6P}）输出互补逻辑电平。复位阶段：时钟低电平（0V）时，复位对（M_{7P}/M_{8P}和M_{9P}/M_{10P}）将输入对（M_{1N}/M_{2N}）的漏极节点拉至V_{DD}。跨导增强：通过增大锁存器晶体管尺寸（M_{3N}/M_{4N}和M_{5P}/M_{6P}）提升增益（g_{m,\text{latch}}）。

原创 【专业扫盲】Pipeline ADC中放大器放大器倍数

因此，尽管冗余位对于流水线ADC的性能至关重要（使其达到高精度成为可能），但它与要求级间放大器增益为精确的2的幂次（通常是2）这一基本设计约束是。Q：为什么pipeline ADC中的放大器无论有没有级间冗余位，放大倍数都要设计成2的幂次？两者共同构成了高精度流水线ADC设计的基础。冗余位（如1.5比特/级中的0.5比特冗余）是为了。在流水线型（Pipeline）ADC中，即使。级间冗余位，放大器的增益通常也被设计为。

原创 【专业扫盲】开关电容采样交流和直流信号

开关电容电路采样直流信号和交流信号时，噪声特性确实有显著差异，。关键在于噪声如何表现在最终测量的信号上。

转载 【基础知识】chopper、chopping、斩波技术

之前一直没关注过chopper的电路，最近在工作中遇到了相关的概念，借机简单了解一下。斩波电路通过时钟信号，将输入信号Vin调制为方波，如上图左所示。斩波电路的基本结构如上图中间所示。当时钟信号为高电平，左边的两个开关闭合，斩波电路会将Vin同相输出；反之，当时钟信号为低电平，斩波电路会将Vin反相之后再输出。，即改变输出极性。【实现方式】mos管结构的开关容易有时钟馈通和电荷注入的问题，一般有什么解决措施呢？

原创 【头脑风暴】加权平均

一些加权平均而不是算术平均的思路，启发来源：ACLS,WACLS。简单平均假设所有样本的误差和噪声特性相同，但在实际电路中，不同阶段、不同时间点的样本价值（对最终精度的贡献）是不同的。​​。

原创 【读懂文献】VCO-based ADC和相位插值（二）——时间域ADC

基于上一篇文章。

原创 【读懂文献】VCO-based ADC和相位插值

相关关键词：Phase interpolation（PI），VCO-based ADC，Time domain，TDC。

原创 【读懂文献】Dither-based 非线性校准

Q：为什么阈值点可能设置在0.45V和0.55V附近而不是0.5附近呢？Q：为什么不是线性误差？【注意】：INL 断裂≠失码。DNLC的三大步骤​。

原创 【专业扫盲】查漏补缺

最近发现自己的基础十分薄弱，有些从零开始的简单问题由于忽视和忘记并没有加以重视。开此帖以记录每日问题，或简单或奇怪或复杂，权当查漏补缺。

原创 【基础知识】Class A/B/AB等放大器的区别

Class A/B/AB等放大器的区别

原创 【Cadence】配置文件cdsinit和cdsenv的使用

cdsinit文件：主要负责一些加载项的设置，一些脚本工具及一些快捷键.cdsenv文件：主要负责一些环境变量或者参数的设置。

原创 【Cadence】stb仿真和ac仿真——以一个简单的全差分反相放大器仿真为例

最近在补一些仿真方法学的问题，以及一些一直以来都有点模糊的概念，简单记录一下。搭建一个以两个CMOS反相器构成的全差分放大器（28nm工艺，PMOS和NMOS尺寸一致）激励的设置方便共模和差模仿真用同一个TB（这里有一个问题：这个放大器需要在开环下仿真还是闭环下？哪些放大器应用在开环，哪些闭环？这种应用场景不同会导致需要仿真得到开环还是闭环增益，或者环路增益？（我知道放大器在设计的时候肯定都是闭环应用的多，但是什么时候没必要闭环应用？光验证ac和stb仿真是否一样的话有必要有回路吗？

原创 【Word】word精进

插入图片自适应大小

原创 【EndNote】解决EndNote无法同步的问题

如同，点击【EndNote Defaults】退出账户再重新登入即可。

原创 【论文写作/绘图】积累与注意事项

科研绘图

原创 【Cadence】函数用法

rms_jitter。

原创 【设计方法学】电路设计和仿真方法

通过在反相器前后加共模，看输出端失配电流i=-165.6nA。

原创 【Matlab】使用技巧

其中annotation(‘textbox’,[0.2,0.2,0.3,0.4],‘LineStyle’,‘-’,‘LineWidth’,2)中的[0.2,0.2,0.3,0.4]是控制文本框的位置（以0.2,0.2是针对左下角的坐标画文本框）和宽度（0.3）、高度（0.4）。LineStyle，LineWidth分别是控制文本框的线型和线型粗细。

原创 【IC知识点】电路设计中的去耦问题decouple

画完版图后需要跑后仿，考虑decouple加退耦电容、撒dummy、加pad才能用得到的GDS文件流片。但对于者之间的整个流程和具体步骤都比较陌生，在此进行一个较为详细的学习记录。关键词：退耦电容decap，去耦decouple。

原创 【Cadence】stb仿真

acnames =[…——actimes数组中每个时间点执行的ac、noise、sp、stb或xf分析的名称。命名的小信号分析不单独运行，而只是作为瞬态分析的一部分。首先，在tran中设置在哪一个时间点进行stb仿真。这个点的选取和spectrumMeasurement类似，都在放大相位快结束的时候。actimes =[…s——执行acname数组中指定的分析的时间。

原创 【EXCEL拦路虎】解决一些常遇到的excel问题

excel

转载 【ADC】分析ADC动态参数的MATLAB代码

无

原创 【PCB绘制】Altium Designer 20 使用教程

AD20绘制PCB电路板 入门级教程

原创 【专业扫盲】文献检索阅读

无

原创 【Cadence】virtuoso仿真中报错/未报错的问题

旨在记录和解决一些Cadence未报错但结果不理想的问题

原创 关于VMware虚拟机中调节图标字体大小

操作指南

原创 ADS使用中的基础知识补充

1. 相对稳定： 利用输出或输入稳定性判定圆与负载端或源端单位圆的位置关系来具体判断，两圆相交则有相对稳定的条件，然后根据|S22|或|S11|（输出或输入稳定性判定圆）与1的大小关系判断相对稳定的具体区域2. 绝对稳定判断方法：一种判定方式（根据前述相对稳定中的两组圆位置关系，选定一组即可）（《射频电路设计理论与应用_王子宇 》316页）稳定性判定圆必须落在单位圆|FS|=1和|FL|=1之外，Delta=S11S22-S12S21k=(1-|S11|2-|S22|2+|Mu|^2)/(2|

原创 如何将工艺库PDK导入ADS

首先，找准PDK，是.ZIP文件创建工程 MyWorkspace_wrk后方法一：【DesignKits】-【Upzip Design Kit】解压到该工程文件下即可。方法二： 或者先解压PDK的zip文件然后【DesignKits】-【Manage Libraries】。这时可以看到工艺库已经导入。导入模型和其他参考工程文件，回到ADS窗口，【file】-【Unarchive】找到.7ZADS类型文件。中间其他部分一直NEXT即可。至此就完成了工艺库（PDK）和工程文..

原创 ADS相关问题学习链接（持续更）

问题1：“ADS阻抗随频率变化”1. 如何在 ADS 中对多个频段阻抗目标，进行自动优化匹配？2. ADS 中的数据元件 DAC 的使用3. 如何在ADS中对宽带HF整流电路测量多个频率下的Zin

原创 关于在word中安装Mathtype

1. 准备工作【Step1】 查看Word版本：打开word——文件——账户——关于Word（如图显示64位）【Step2】 复制文件：① 打开Mathtype安装包——MathPage——64——复制 “MathPage.WLL” 文件至 **“C:\Program Files\Microsoft Office\root\Office16”文件夹下②打开Mathtype安装包——Office Support——64——复制“MathType Commands 2016.dotm”**文件..