VGA协议与图像输出Verilog的编程

最新推荐文章于 2022-08-23 12:31:47 发布

无由无

最新推荐文章于 2022-08-23 12:31:47 发布

阅读量511

点赞数 1

CC 4.0 BY-SA版权

文章标签： verilog fpga 嵌入式

本文链接：https://blog.csdn.net/weixin_45134710/article/details/117304378

本文介绍了如何使用Verilog HDL编写数字秒表，并详细讲解了基于VGA的图像显示，涉及VGA协议的理解以及通过Verilog编程在FPGA上实现彩条图案或自定义汉字图案的生成。从新建工程到烧录程序，每个步骤都有清晰的指导。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一、基于Verilog HDL的数字秒表

新建工程

可参考前面的博客
添加 Verilog 文件
编写代码

module running_gly(
	clk,
	reset,
	pause,
	msh,
	msl,
	sh,
	sl,
	minh,
	minl);
	
	input clk, reset, pause;
	output [3:0] msh, msl, sh, sl, minh, minl;
	reg [3:0] msh, msl, sh, sl, minh, minl;
	reg count1, count2;
	
	always@(posedge clk or posedge reset) begin
		if(reset) begin
			{
   
   msh, msl} <= 0;
			count1 <= 0;
		end
		else if(!pause) begin
			if(msl == 9) begin
				msl <= 0;
				if(msh == 9