weixin_45299680的博客

6.1 流水线的介绍首先，根据现在对高速ASIC的需求，使用流水线技术来提升每个周期的数据吞吐率，但也会带来面积和系统延迟的问题。流水线：通过在较长的组合逻辑路径中插入寄存器，降低了组合逻辑的延迟，增加了时钟频率并提高了性能。如下：组合逻辑的最大路径被分割，大幅降低组合逻辑时延6.2 影响最大时钟频率的因素时钟频率是数据流入系统后在输出端出现的速率。两条流水线之间的理想路径如下：关键时间参数为: Tcomb(组合逻辑时延) ，Tsetup（建立时间），...

第五章：低功耗设计5.1功耗源浪涌、静态功耗和动态功耗是主要的功耗源。1）浪涌电流指的是上电后的初始化电流，一般是正常工作电流的数倍；2）静态功耗指在关断主电源或进入待机模式下的产生的电流，其中包括晶体管漏电流功耗；3）动态功耗：指门电路进行切换时，由逻辑转换产生的功耗；动态功耗由下面等式定义:Pdynamic = S CL Vdd fclk其中CL指寄生电容，fclk指时钟频率，S指每个时钟通过整个电路的翻转次数，Vdd为供电电压...

第3章：处理多个时钟3.1跨时钟域数据传输简介主要难点：1.满足建立时间和保持时间条件；2.避免产生亚稳态；建立时间：在时钟脉冲到来前，输入数据需要保持稳定的时间。保持时间：在时钟脉冲到来后，输入数据仍需保持稳定的时间。（即输入数据在时钟触发沿前后均需要保持稳定相应的时间）3.4多时钟设计的处理技术1.时钟命名法：系统时钟：sysy_clk，发送时钟：tx_clk，接收时钟：rx_clk同一时钟域的时钟也应当使用相同的前缀：如sys_...

5.门控时钟方法学传统设计中功耗主要来自三个部分;1）在每个时钟沿变化的组合逻辑产生的功耗；2）所有触发器产生的功耗（无论是否变化）；3）设计中时钟树的功耗。其中时钟树的功耗占50%左右，所以使用门控时钟能有效的降低功耗，并且最好在时钟树的根部查产生或关闭时钟。（1）不含锁存器的时钟门控电路多用使能信号（EN）与时钟信号通过与门、或门相连后输出时钟信号。为了避免毛刺，需要保持使能信号在时钟上升沿到时钟下降沿的过程中保持不变。（...

第2章：时钟和复位1.经验表明对ASIC的时域控制最安全的方法就是同步设计。2.易发生时序错误的情况（不推荐使用）：（1）避免使用行波计数器，使用触发器输出做时钟输入端，会引发延时。（2）门控时钟会导致时钟偏移，并且综合时容易出错。（clk_in = en & clk）（3）双边沿或混合边沿触发时钟，对同步复位，DFT，关键路径确定带来难度。（4）用触发器驱动另一个触发器额异步复位端，第二个触发器输出不仅仅受到时钟...

第1章：亚稳态1.亚稳态来源：是由于违背了触发器的建立和保持时间而产生的。2.在同步时序电路中发生概率较小，在异步时序电路中发生概率较大，这是由于时钟和数据关系在异步时序电路中不固定。3.数据信号在时钟沿到来的建立保持时间窗口中应当保持稳定。4.产生亚稳态可能的条件：1.输入信号是异步信号；2.时钟偏移/摆动（上升/下降时间）高于容限值；3.信号在不同频率或同频率不同相位和偏移的跨时钟域传输；4.组合逻辑延迟使得数据信号在窗口变化。5.解决方法：...