taoxing

目录前言1. 8-3编码器2. 3-8译码器前言编码与译码是一对相反的操作，其中编码是将2n个电路状态转换为n个二进制结果；译码是将n个二进制结果转换为2n个电路状态。下面主要介绍最经典的8-3编码器与3-8译码器。1. 8-3编码器8-3编码器即把8个1位的二进制数转换位3个1位的二进制结果输出。我们根据转换表来编写代码，转换表如下，从I0到I7（从低位到高位）表示的是编码器的输入，从Y2到Y0（从高位到低位）表示的是编码器的输出。在进行转换时我们只需要注意到出现在最高位的1即可。代码如下：

目录前言：1.一位全加器的设计2.N位全加器的设计（无符号）3.N位减法器的设计（无符号）4.N位补码加减法运算器前言：简单的加法器我们都认识，即一个加数一个被加数，相加后得到和；今天我们要首先介绍的是全加器，它除了加数与被加数外，还存在低位进位，得到的结果除了和还有高位进位。之后会介绍与之类似的减法器；最后将二者综合起来得到双符号位（判断是否溢出）的补码加减法计算器。1.一位全加器的设计∙\bullet∙ 对于一位全加器，它的加数、被加数、和都是一位的二进制数，它的低位进位和高位进位也是一位的二

前言对于汇编程序员来说，CPU中的主要部件是寄存器，程序员通过指令读写寄存器，然后通过改变寄存器中的内容实现对CPU的控制。不同的CPU，寄存器的个数、结构是不同的。我们主要来介绍8086CPU。8086CPU共有14个寄存器，分别为：AX、BX、CX、DX、SI、DI、SP、BP、IP、CS、SS、DS、ES、PSW。1.通用寄存器1.1特点（1）8086CPU所有寄存器都是16位(bit)的，占两个字节(byte)，其中AX、BX、CX、DX四个寄存器用来存放一般性的数据，它.

一.I/O概述I/O系统的组成{\color{Red}I/O系统的组成}I/O系统的组成I/O系统由外部设备、接口部件、总线以及相应的管理软件构成，统称为计算机的输入/输出系统。I/O系统的基本功能{\color{Red}I/O系统的基本功能}I/O系统的基本功能完成计算机内部二进制信息与外部多种信息形式间的交流。保证CPU正确选择输入输出设备并实现对其控制，传输大量的数据、避免数据出错。利用数据缓冲、选择合适的数据传送方式等，实现主机与外设之间速度的匹配。I/O系统的特点{

目录一.要求二.verilog代码一.要求D触发器结构，用于存储PC（一个周期）两个输入：clk与rst，分别连接时钟信号与复位信号两个输出：pc与inst_ce,分别连接指令存储器的addra与ena二.verilog代码`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: /

目录一.总线的特性（1）总线的概念（2）总线的作用（3）总线的分类【1】按用途分【2】按位置分（4）总线的组成二.总线性能和总线事务（1）总线性能（2）总线事务一.总线的特性（1）总线的概念总线是计算机体系结构的重要组成部分，通过它可以将计算机系统中各个功能部件连接起来，构成一个完整的系统。（2）总线的作用【1】总线是个功能部件间传递各类信息的通道；【2】总线是系统中各部件间的物理接口，能够减少各部件通信的复杂程度。【3】总线能提供信息交换时所需的数据、地址、时序和控制信息，它同时提供一个

一.实验内容本次实验为仿真实验，设计完成后仅需进行行为仿真。实验要求：实现 4 级流水线 32bit 全加器，需带有流水线暂停和刷新；模拟流水线暂停，仿真时控制 10 周期后暂停流水线 2 周期（第 2 级），流水线恢复流动；模拟流水线刷新，仿真时控制 15 周期时流水线刷新（第 3 级）。二.实验设计（1）功能描述输入两个32位数据进行加法运算，以四级流水线来执行，最终输出结果与溢出位。运算模块具有暂停和刷新功能。（2）接口定义接口I/O端口位宽功能描述

目录一.结构冒险（1）定义：（2）举例【1】存储器发生结构冒险【2】寄存器发生结构冒险二.数据冒险（1）定义（2）举例三.控制冒险（1）定义（2）举例前言： 在流水线中会有一种情况，在下一个时钟周期中下一条指令不能执行，这种情况被叫做流水线冒险。流水线冒险一共分为三种情况，分别是结构冒险、数据冒险和控制冒险。一.结构冒险（1）定义：因缺乏硬件支持而导致指令不能在预定的时钟周期内执行的情况。即硬件不支持多条指令在同一时钟周期执行。（2）举例【1】存储器发生结构冒险该操作需要对存储器进行存

目录一.cache结构（直接映射）（1）定义（2）分析二.cache访问（1）求cache的总位数（2）举例三.cache缺失处理（cache miss)四.写操作处理cache是指 高速缓冲存储器 ，它最接近CPU。cache中保存了最近所访问过的数据项的集合，如果当前CPU所访问的数据项不在cache，那么就会造成一次缺失，然后将该数据调入cache中。cache的操作可以分为读操作和写操作，读操作不会改变值，较为简单。一.cache结构（直接映射）（1）定义总的来说，cache

目录一.位扩展二.字扩展三.字位同时扩展存储扩展分三种：位扩展、字扩展、字位同时扩展无论哪种类型的扩展都要实现CPU与数据线、地址线、控制线的连接！一.位扩展只是拓宽存储器的位长，并没有改变它的内存大小。eg : 用 16K×8 的存储芯片构建为 16K×32 的存储器16K×32 / 16K×8 = 4片如上图，所有存储芯片并行工作，每个存储芯片贡献 8 位，一共 32 位因为 16K = 22 * 210，所以我们需要 12 根地址线，一共 32 位所以需要 32 根数据

一.Verilog设计中需要注意的问题模板module 模块名 （模块端口名表）；    模块端口和模块功能描述endmodule注意【1】基本模块都以module开头。【2】模块名组好与实现的功能接近，比如4位加法运算为add4。【3】模块端口列表必须包含该模块的所有输入、输出和双向端口名，其用逗号隔开，记得在括号外面加分号。【4】endmodule是结束关键词，对该模块的所有功能描述必须都放在module和endmodule之间。二.半

目录一.SRAM存储单元结构（1）结构图（双译码X+Y）（2）SRAM存储单元工作原理【1】写过程【2】读过程【3】保持过程二.静态存储器的结构（1）单译码结构（2）双译码结构（3）采用双译码的静态存储器结构一.SRAM存储单元结构（1）结构图（双译码X+Y）六管静态存储单元结构（每个管都处于饱和导通状态或者截止状态）T1、T2为工作管，用来保存\存储数据T3、T4为负载管，用于为T1、T2提供电荷T5、T6、T7、T8为门控管，用于控制开关（2）SRAM存储单元工作原理X

目录一.背景二.层次结构（1）结构（2）原理一.背景现在我们使用的计算机系统结构是冯诺依曼体系结构，它的一个特点就是中央处理器CPU（控制器+算数运算器）与存储器相分离。所以我们在调用指令，提取数据，写入数据的时候就会花费一部分时间。而且随着时代的发展，CPU发展的速度极快，而存储器更新的时间赶不上CPU更新的时间，那么一台计算机的性能效率就会受限于存储器的发展。当然我们想要容量大、价格便宜、存储速度快的存储器，但是显然这三个条件并不能同时满足。所以就有了我们接下来的存储系统层次结构。

一.基本介绍（1）微程序特点：是一种存储逻辑，设计简洁，价格低廉，速度慢，容易修改将并发信号事先存储为微指令，使用时直接调用一条MIPS指令对应多条微指令状态等同于存储器地址（2）微程序控制器工作原理(1)用软件方法来设计硬件的技术(2)将完成指令所需要的控制信号按格式编写成微指令，存放到控制存储器当中。(3)流程：指令取指执行–>微程序的执行–>执行多条微指令–>依次生成控制信号(4)存储技术与程序设计相结合，回避复杂的同步时序逻辑设计二.单总线

目录一.整体结构图二.基本指令数据通路（1）取指令数据通路（2）LOAD执行指令数据通路（3）MOVE执行指令数据通路（4）ADD执行指令数据通路（5）STORE执行指令数据通路（6）JMP执行指令数据通路一.整体结构图有很多的读写控制指令，需要分阶段来执行指令。基本指令有LOAD，MOVE，ADD，STORE，JMP等等。二.基本指令数据通路（1）取指令数据通路分四个阶段进行取指令操作对于该指令我们需要将指令存入IR中，然后PC指向下一个地址（1）将PC的值输出，需要给出一

目录一.多周期MIPS数据通路特点二.多周期MIPS CPU（1）基本结构（2）多周期MIPS取指令过程【1】T1阶段【2】T2阶段（3）多周期MIPS执行指令过程【1】R型指令执行T3-T4【2】LW指令执行T3-T5【3】Beq指令执行T3一.多周期MIPS数据通路特点（1）不再区分指令\数据存储器，而是分时使用功能部件（2）时钟周期变短，传输通路变短（3）功能部件输出端增加寄存器用来锁存数据二.多周期MIPS CPU（1）基本结构最上面部分为：控制器控制通路黄色部分为：

一.指令的数据通路（1）单周期时钟通路就是指所有指令均在一个时钟周期内完成也就是CPI=1（2）所以它的性能取决于运行最慢的周期下面来介绍一些常用MIPS指令的数据通路构建（1）取指令数据通路Men[PC++] -> IR通过PC的地址调用指令存储器获得指令字，并且将PC+4（MIPS加4个字节）,在时钟以后写入PC对PC进行更新。（2）R型指令数据通路【1】以add（运算)为例步骤：（1）PC中存放地址，访问指令寄存器得到32位MIPS指令字。（2）将32MIPS

一.R型指令（1）R型指令格式000000 （op)RsRtRdshamtfunct6bits5bits5bits5bits5bits6bits注意： 该类型指令操作数和保存结果均通过寄存器进行。操作含义op操作码，所有R型指令都全为0rs寄存器编号，对应第一个源操作数rt寄存器编号，对应第二个源操作数rd寄存器编号，保存结果shamt常数，在移位指令中使用funct功能码，指定指令的具体功能

一.概述在MIPS 32指令集中，不单设寻址方式说明字段R型指令：由op和funct字段共同隐含说明当前的寻址方式R型格式：000000RsRtRdshamtfunct6bits5bits5bits5bits5bits6bitsI型和J型指令：由op字段隐含说明当前的寻址方式I型格式：OPRsRt立即数6bits5bits5bits16bitsJ型格式：OP立即数6bits26bi

文章目录一.计算机性能1）评价2）举例3）公式二.CPU执行时间计算1）公式2）注意3）结论三.Amdahl定律1）公式2）举例3）结论一.计算机性能1）评价计算机的性能评价可以分多个方面进行，它们有的相互影响彼此牵连，我们要进行计算机性能的提升前，有必要对其进行了解，见下图：怎么说一台计算机性能比另一台好呢？不同的评价指标会产生不同的结果，就好比我们对飞机的性能进行评价，那么飞机的载客量、飞机的速度、飞机的续航能力等等都是它的评价指标而要对计算机进行评价，我们有两个基本的评价指标