PCB PDN design guidelines (PCB电源完整性设计指导) ------PCB布局指南

PCB PDN design guidelines (PCB电源完整性设计指导) ------PCB布局指南

1.携带高速数字信号或时钟的走线长度应最小化。
高速数字信号和时钟通常是最强的噪声源。这些走线越长，从这些走线中吸收能量的机会就越大。还要记住，环路面积通常比走线长度更重要。确保在每条走线附近都有一条良好的高频电流返回路径。
2.应尽量减少直接连接到连接器的走线（I / O走线）的长度。
直接连接到连接器的走线可能是在板上或板上耦合能量的路径。
3.请勿将高频成分的信号路由到板I / O所用的组件下方。
在组件下方布线的走线可以将能量电容或电感耦合到该组件。
4.关键信号或时钟走线应埋在电源/接地层之间。
在两个实体平面之间的层上布线走线，可以很好地包含这些走线中的场并防止不必要的耦合。
5.高速（或敏感）走线应从电路板边缘至少布线2倍，其中X是走线与其返回电流路径之间的距离。
与非常靠近板的边缘的走线相关的电场和磁场线包含得很少。从这些走线来看，串扰和与天线的串扰和耦合往往更大。
6.差分信号走线对应布线在一起，并与任何实体平面保持相同的距离。
如果差分信号保持平衡（即它们具有相同的长度并相对于其他导体保持相同的阻抗），则它们不太容易受到噪声的干扰，并且不太可能产生辐射。
7.所有参考同一个电源回路（例如接地）的电源（例如电压）平面都应在同一层布线。
例如，如果一块板使用了3.3V，3.3V模拟和1.0V这三个电压，则通常希望使这些平面之间的高频耦合最小。将它们放在同一层上以确保没有重叠。由于有源器件不太可能在板上的任何位置要求两个不同的电压，因此这也将有助于促进有效的布局。
8.给定层上任何两个电源平面之间的距离至少应为3 mm。
如果两个平面在同一层上彼此太靠近，则可能会发生明