本文介绍了计算机系统的基础知识，包括CPU、存储器、指令系统和寻址方式等内容。详细阐述了不同类型的存储器如ROM和RAM，以及它们在计算机中的作用。此外，还讨论了冯·诺依曼计算机结构、中断处理、I/O设备的控制方式，如DMA和中断请求，以及计算机中的数据表示和运算。最后，提到了计算机中多级存储体系的重要性以及Cache的工作原理。
选择题
1． 某寄存器中的值有时是地址，因此只有计算机的__C____才能识别它。
A.译码器 B.判别程序 C.指令 D.时序信号
2． 若[X]补=11010011，则X的十进制数真值是__C____。
A.71 B.48 C.65 D.63
3.对于补码表示数的算术移位，如下描述正确的是___C___。
A．符号位参于移位，右移时其左端空出的位补入“0”
B．符号位不参于移位，右移时其左端空出的位补入“0”
C．符号位参于移位，右移时其左端空出的位补入“符号位”
D．符号位不参于移位，右移时其左端空出的位补入“符号位”
4． 存贮单元是指___B___。
A.存放一个二进制信息位的存贮元
B.存放一个机器字的所有存贮元集合
C.存放一个字节的所有存贮元集合
D.存放两个字节的所有存贮元集合
5． 相联存贮器是按__C____进行寻址的存贮器。
A.地址指定方式 B.堆栈存取方式
C.内容指定方式 D.地址指定与堆栈
6． 寄存器间接寻址方式中，操作数处在__B____。
A.通用寄存器 B.主存单元 C.程序计数器 D.堆栈
7． 下面描述的RISC机器基本概念中不正确的句子是___ACD___。
A.RISC机器不一定是流水CPU B.RISC机器一定是流水CPU
C.RISC机器有复杂的指令系统 D.CPU配置很少的通用寄存器
8、数字在计算机内部采用二进制数码的理由是 A （3选1）。
A、计算机的基本单元是数字电路，而数字电路的基本状态只有2个
B、计算机的基本元件是模拟电路，而模拟电路的基本状态只有2个
C、二进制数比十进制数更直观易懂
9、用二进制代码表示十进制数称为二-十进制码或BCD码，下列编码中 属于BCD码（可多选）。ADE
A、8421码 B、原码 C、奇偶校验码 D、余3码 E、2421码。
10、二-十进制（BCD码）一般应用在以下场合 AB（可多选），理由是 B (2选1)。
（1）A、微型计算机 B、大型计算机 C、计算器 D、电子秤
（2）A、运算规则简单导致运算速度快 B、可免除输入输出格式转换
11、从取指令开始到指令执行完成所需的时间，称之为___D___。
A．时钟周期 B．机器周期
C．访存周期 D．指令周期
12、定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是___A___。
A -215 ~ +（215 -1） B -（215 –1）~ +（215 –1）
C -（215 + 1）~ +215 D -215 ~ +215
13、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为___D___。
A 64，16 B 16，64 C 64，8 D 16，16 。
14、计算机能自动工作的关键是___A___。
A．存储程序控制 B．数据传送
C．数据处理 D．操作控制
15、用某个寄存器中操作数的寻址方式称为__C____寻址。
A 直接 B 间接 C 寄存器直接 D 寄存器间接
16、和SRAM比较，DRAM的特点是__A____。
A．存取速度快，容量大
B．存取速度慢，容量大
C．存取速度快，容量小
D．存取速度慢，容量小
17、交叉存储器实质上是一种多模块存储器，它用___A___方式执行多个独立的读写操作。
A 流水 B 资源重复 C 顺序 D 资源共享
18、计算机的外围设备是指___D___。
A 输入/输出设备 B 外存储器
C 远程通信设备 D 除了CPU 和内存以外的其它设备
19、中断向量地址是：C。
A 子程序入口地址 B 中断服务例行程序入口地址
C中断服务例行程序入口地址的指示器 D 中断返回地址
20、单纯从理论出发，所有功能都 可以交给硬件实现。事实上，硬件只实现比较简单的功能，复杂的功能则交给运行在硬件上的软件完成。这样做的理由是 （可以多选）。BCD
A、提高解题速度 B、降低成本
C、增强计算机的适应性，扩大应用面 D、易于制造
21、语言处理程序的任务是：把高级语言编写的程序翻译成机器语言组成的程序，根据实现方法的不同，语言处理程序分为 B 和 C 2种。
A、汇编程序 B、编译程序 C、解释程序 D、应用程序
22、编译程序和解释程序相比，编译程序的优点是 D 。
A、编译过程花费时间短
B、编译过程占用内存空间小
C、编译过程中如果发现源程序有错误，错误的发现和排除比较容易
D、编译结果（目标程序）执行速度快
23、编译程序和解释程序相比，解释程序的优点是 AB（可以多选）。
A、解释（并执行）过程花费时间短
B、解释（并执行）过程占用内存空间
C、解释（并执行）过程中如果发现源程序有错误，错误的发现和排队比较容易
D、解释（并执行）的速度快
24、为了实现二-十进制码（BCD码），至少需要 B 位二进制代码才可以表示1 位十进制数。
A、3 B、4 C、5 D、6
25、下列二-十进制码（BCD码）中 AC 属于有权编码（可多选）。
A、8421码 B、余3码 C、2421码 D、格雷码
26、中断处理过程中，__B___项是由硬件完成。
A 关中断 B 开中断 C 保存CPU现场 D 恢复CPU现场
27、冯.诺依曼计算机结构中的下述特点至今仍被继承下来： ABC （可以多选）。
A、数据在计算机内部以二进制码表示，存储在存储器中
B、程序存放在存储器中
C、计算机的运行受程序控制
D、数据和指令都可以参加运算，运算过程中数据和指令都可以被修改
E、计算机以运算器为中心
28、计算机（电脑）与人脑相比有以下优势： AB （可以多选）。
A、运算速度快 B、记忆容量大
C、更富有创造性 D、在紧急情况下，更能快速做出反应。
29、纯硬件构成的计算机称为 A （2选1）。
A、裸机 B、虚拟机
30、硬件之外包上一层软件的计算机系统可以看作一台 B ，其功能得到增强（2选1）。
A、裸机 B、虚拟机
31、硬件结构构成的裸机只能直接执行 D （4选1）。
A、高级程序设计语言 B、汇编语言 C、符号语言 D、机器语言
32、对补码（假定符号位2位）作算术移位操作，右移1位相当于除2，右移规则为 ABC （可多选）。
A、2个符号位和其他位一样都参加右移操作
B、最高符号位保持不变
C、右移时最低位移出，舍弃不用
D、右移时最高位补0
E、右移操作有可能导致溢出
33、DMA控制传送方式是在( C )之间建立直接的数据通路。
A．CPU与外设 B．外设与外设 C．主存与外设 D．CPU与主存
34、PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是__B____。
A 采用同步定时协议 B 采用分布式仲裁策略
C 具有自动配置能力 D 适合于低成本的小系统
35、为实现多级中断，保存现场信息最有效的方法是采用___B___ 。
A 通用寄存器 B 堆栈 C 主存 D 外存
36、8位定点字长的字，采用2的补码表示时，一个字所能表示的整数范围是__A____。
A.–128 ~ +127 B. –127 ~ +127
C. –129 ~ +128 D.-128 ~ +128
37.总线从设备指的是__C____。
A．不具有申请总线使用权的设备 B．总线目标设备
C．可申请并能获得总线使用权的设备 D．总线源设备
38、某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是__B____
A. 64K B. 32K C. 64KB D. 32 KB
39、指令寄存器寄存的是___C___。
A、下一条要执行的指令 B、已执行完了的指令
C、正在执行的指令 D、要转移的指令
40、在定点二进制运算其中，减法运算一般通过__D____来实现
A 原码运算的二进制减法器 B 补码运算的二进制减法器
C 补码运算的十进制加法器 D 补码运算的二进制加法器
41、某计算机字长32位，其存储容量为 4 MB，若按半字编址，它的寻址范围是__C____。
A 0——4MB B 0——2MB C 0——2M D 0——1MB
42、在虚拟存贮器中，当程序正在执行时，由___D___完成地址映射。
A 程序员 B 编译器 C 装入程序 D 操作系统
43、指令系统中采用不同寻址方式的目的主要是__B____。
A 实现存贮程序和程序控制
B 缩短指令长度，扩大寻址空间，提高编程灵活性
C 可以直接访问外存
D 提供扩展操作码的可能并降低指令译码难度
44、同步控制是___C___。
A只适用于CPU控制的方式
B 只适用于外围设备控制的方式
C 由统一时序信号控制的方式
D 所有指令执行时间都相同的方式
假设某计算机中已配有000000H~007FFFH 的ROM 区，地址线为24 位，现在再用16K×4 位的RAM 芯片构成剩下的RAM 区0080000H~FFFFFFH，则需要这样的RAM 芯片多少个？（ C ）
A. 511 B. 1022 C. 2044 D. 4088
寄存器间接寻址方式中，操作数处在___B___。
A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈
假定有一个计算机系统，其DRAM 存储器的访问时间为：发送地址1个时钟，每次访问的初始化需要16个时钟，每发送1个数据字需要1个时钟。若主存块为4个字，DRAM 的存取宽度为1个字。问该系统中Cache 的一次损失至少为多少时钟？（ D ）
A. 18 B. 21 C. 34 D. 69
描述 PCI 总线中基本概念正确的句子是__AB____。
A. PCI 总线是一个与处理器无关的高速外围总线
B. PCI总线的基本传输机制是猝发式传送
C. PCI 设备一定是主设备
D. 系统中只允许有一条PCI总线
一张3.5寸软盘的存储容量为__A____MB，每个扇区存储的固定数据是______。
A. 1.44MB ，512B
B. 1MB，1024B
C .2MB， 256B
D .1.44MB，512KB
发生中断请求的条件之一是__BCD____。
A. 一条指令执行结束 B. 一次 I/O 操作结束
C. 机器内部发生故障 D. 一次DMA 操作结束
51、以下描述中基本概念不正确的句子是___A___。
A PCI 总线不是层次总线
B PCI 总线采用异步时序协议和分布仲裁策略
C FUTURE BUS+ 总线能支持64位地址
D FUTURE BUS+ 总线适合于高成本的较大规模计算机系统
52、为支持子程序调用与返回，下列哪个地方不能用来存放返回地址___B___ 。
A．子程序的起始位置 B．程序计数器
C．堆栈 D．通用寄存器
53、周期挪用方式常用于___A___方式的输入/输出中 。
A DMA B 中断 C 程序传送 D 通道
54.冯· 诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是 C
A．指令操作码的译码结果 B.指令和数据的寻址方式
C.指令周期的不同阶段 D.指令和数据所在的存储单元
CPU可直接访问的存储器是___B___。
A．磁盘存储器 B．主存存储器 C．光盘存储器 D．磁带存储器
56.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字 节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是 C
A．0 B.2 C.4 D.6
57.下列关于RISC的叙述中，错误的是 A
A．RISC普遍采用微程序控制器
B．RISC大多数指令在一个时钟周期内完成
C．RISC的内部通用寄存器数量相对CISC多
D．RISC的指令数、寻址方式和指令格式种类相对CISC少
假定用若干个2K×4位的芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的最小地址是 ( D )
A. 0000H B.0600H
C.0700H D.0800H
59.计算机字长64位，主存容量为128MB，按字节编址，其寻址范围为…（ B ）。
A．0~32M-1 B．0~128M-1 C．0~64M-1 D．0~16M-1
60.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总 线时钟频率为10MHz，则总线带宽是 B
A．10MB/s B.20MB/S C.40MB/S D.80MB/S
61.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache 缺失（未命中）50次，则Cache的命中率是 D
A．5% B.9.5% C.50% D.95%
62.下列选项中，能引起外部中断的事件是 A
A．键盘输入 B.除数为0 C.浮点运算下溢 D.访存缺页
63.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的 ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是 D
A．1、15 B．2、15 C．1、30 D．2、30
64.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字 节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是 C
A．0 B.2 C.4 D.6
65.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为 操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指 令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后的目标地址是C
A.2006H B.2007H C.2008H D.2009H
主机与设备传送数据时，采用（ A ），主机与设备是串行工作的。
A．程序查询方式 B．中断方式 C．DMA方式 D．通道
67.在主存和Cache构成的两极存储体系中，Cache的存取时间是100ns，主存的存取时间是2us，Cache访问失败后CPU才开始访存。如果希望有效（平均）存取时间不超过Cache存取时间的140%，则Cache的命中率至少应为（C ）
A.96% B.97% C.98% D.99%
填空题
1、一个较完善的指令系统，应当有_数据处理_ 、数据存储 、 数据传输 、程序控制 四大类指令。
2、根据通道的工作方式，通道分为 选择 通道和 多路 通道两种类型。
3、有一位科学家对现代计算机的产生有重大贡献。后人为了纪念他，把他提出的计算机结构称为 冯.诺依曼 计算机。
4、目前广泛使用的辅助存储器有 磁盘存储器 和 光盘存储器 。
5、相联存储器不按地址而是按 内容 访问的存储器，在cache中用来存放 行地址，在虚拟存储器中用来存放 段表 。
6、主存块和Cache块可按 全相联 、 _直接方式 和_组相联 三种方式进行映射
7、一个定点数由 符号位 和 数值域 两部分组成。根据小数点位置不同，定点数有_纯小数和纯整数之分。
8、对存储器的要求是 容量大， 速度快_，成本低 。为了解决这三方面的矛盾 计算机采用多级存储体系结构。
9、当今的CPU 芯片除了包括定点运算器和控制器外，还包括 cache_， 浮点运算器和 存储管理等部件。
10、计算机系统中的存储器分为 内存 和 外存 。在CPU执行程序时，必须将指令存放 内存中。
11、为节省引脚数，DRAM 芯片大都采用地址线复用技术。假定一个DRAM 芯片的地址引脚线为8 根，则该芯片的存储阵列中有 64K个位单元。
12、某系统总线的一个存取周期最快为3个总线时钟周期，总线在一个总线周期中可以存取32位数据。如总线的时钟频率为8.33MHz，则总线的带宽是 99.96*10^6 。
13、CPU中，保存当前正在执行的指令的寄存器为_指令寄存器，保存当前正在执行的指令的地址的寄存器为_数据地址存储器 ，保存CPU访存地址的寄存器为程序计数器 。
14、若X= -0.1001 、Y= 0.0101 ，则 [X]原 = 1.001， [X]补 = 1.0111，[-X]补 = 0.1001， [Y]原 = 0.0101，[Y]补 =0.0101，[-Y]补 = 1.1011，[X+Y] 补 =1.1100。
15、MIPS有 R-型指令、 J-型指令、 I-型指令 三种类型指令.
16、在多周期CPU中 ,指令的每个执行步骤用 1 个时钟周期。单周期CPU执行3条指令用 1个时钟周期。
17、在多周期CPU中，每条指令的取指令周期都做两件事情： 取指令_和_PC + 4。
18、双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用空间 并行 技术，后者采用_时间并行技术。
19、DMA控制器按其结构，分为_选择型 DMA控制器和 多路型 DMA控制器。前者适用于高速设备，后者适用于慢速设备。
20、 在计算机系统中，多个系统部件之间信息传送的公共通路称为 总线 。就其所传送信息的性质而言，在公共通路上传送的信息包括 地址 、 数据 、控制信息 。
21、 一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有定点小数 和_定点整数 两种表示方法。
22、Intel 的x86指令系统结构属于______类型， SGI/MIPS 的MIPS指令系统结构属于______类型。
23、MIPS指令系统中，一般通过对 操作码 的不同编码定义不同的含义， 操作码相同时，再由 功能码 定义不同的含义。
24、I/O设备与主机进行数据交换的三种基本方式有： 程序程序查询 、 中断方式 、 DMA ，其中DMA 方式是磁盘等高速外设特有的I/O方式。
25、某计算机主存容量为128KB，其中ROM区为16KB，其余为RAM区，按字节编址。现要用2K x 4位的ROM芯片和4K x 8位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是 和______ 。
26、奇校验中，如果数据位中１的个数为偶数，校验位就为 偶校验 ；如果数据位中１的个数为奇数，校验位就为 奇校验 ；总之，数据位中１的个数加上校验位中１的个数总为___奇___数。
27、在多周期CPU中 ,指令的每个执行步骤用___1___个时钟周期。j指令所用周期数为__2____，sw指令所用周期数为__4__。
28、在多周期CPU中 ,lui指令的执行步骤是_取指令sif_、_指令译码sid、 执行指令sexe_和_写回结果swb，共4个时钟周期。
29、使用Cache是基于指令和数据具有访问的_____特征，分为_____和_____。
简答题
1、请画出冯.诺依曼计算机的结构图
2、完成下列补码（补码符号位用2位）的加法运算。
题目序号 [X]补 [Y]补 [X+Y]补 结果是否溢出
1 00.0101 00.1001 00.1110
2 00.0101 00.1101 01.0010 正溢出
3 00.0111 11.0001 11.1000
4 11.0101 11.1110 11.0011
5 11.0101 11.0001 10.0110 负溢出
3、完成下列补码（补码符号位用2位）的减法运算
题目序号 [X]补 [Y]补 [X-Y]补 结果是否溢出
1 00.0101 00.1001 11.1100
2 00.1001 11.0001 01.1000 正溢出
3 11.1010 00.1110 10.1100 负溢出
4 11.1010 00.0011 11.0111
5 11.1101 11.0001 00.1100
4、请对下列存储器的特点进行比较：
5、请对下列半导体存储器的特点进行比较：
6、在计算机的主存中，通常设置一定的ROM区，并且ROM与RAM统一编址，请指出设置ROM区的目的。
答：ROM：只读存储器，只能读入不能写入，工作可靠，保密性强
目的：用于存放操作系统的初始引导程序
7、某计算机字长32b，其中地址码长度22b，若主存按字编址，主存的最大容量是多少（字）？若主存按字节编址，主存的最大容量是多少（字节）？
答：222/22=2^20（字）
2^22=4MB
8、主存和CPU之间交换数据以“字”或“字节”为单位进行，主存和磁盘之间交换数据以“块”为单位进行，请指出这样做的理由。
答：提高计算机访问速度。
9、计算机为什么要采用多级结构的存储系统？
答：为了缓解主存储器读写速度慢，不能满足CPU运行速度需要的矛盾，另一方面又要解决主存储器容量小，存不下更多的程序和数据的难题，当前计算机系统中，广泛采用了多级结构的存储器系统。它的应用是建立在程序运行的局部性原理之上的。
10、多级存储系统的建立基于什么原理？简述这一原理。
答：多级结构的存储器系统的运行原理，或者说他们的性价比/价格比，是建立在程序运行的局部原理之上的。程序运行的局部性原理主要体现在如下3个方面：（1）时间方面，在一小段时间内，最近被访问的程序和数据可能会再次被访问；（2）空间方面，这些最近被访问过的程序和数据，往往集中在一片存储区域中；（3）在指令执行顺序方面，指令顺序执行比转移指令的可能性要大（大约5:1）。
11、试描述挥发性存储器和非挥发性存储器各自的特点，并各举2个实例。
12、3级存储系统可分为2 个层次：缓存-主存和主存-辅存。请对这2个层次加以比较。
缓存-主存 主存-辅存
目的 弥补主存速度不足 弥补主存容量不足
依据的基本原理 程序局部性 程序局部性
存储容量 小 大
读写速度 快 慢
实现方法 全部由硬件实现 主要由软件实现
13、已知X=-0.01111，Y=+0.11001，求[X]补，[-X]补，[Y]补，[-Y]补，X+Y=？，X-Y=？
解：[x]补=10+x=1.10000 [-x]补=0.01111 [y]补=0.1101 [-y]=1.00110
x+y=1.01111+0.11001=0.01000
x-y=1.01111+1.11001=1.01000
14、指令和数据都存于存储器中,计算机如何区分它们？
答：计算机区分指令和数据有以下2种方法：
通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。
通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。
15、试用Verilog HDL语言设计32位二选一多路器。
module mux2x32 (a0,a1,s,y);
input [31:0] a0,a1;
input s;
output [31:0] y;
assign y = s ? a1 : a0;
endmodule
16、CPU对DMA请求和中断请求的响应时间是否一样？为什么？
解： CPU对DMA请求和中断请求的响应时间不一样，因为两种方式的交换速度相差很大，因此CPU必须以更短的时间间隔查询并响应DMA请求。响应中断请求是在每条指令执行周期结束的时刻，而响应DMA请求是在存取周期结束的时刻。
中断方式是程序切换，而程序又是由指令组成，所以必须在一条指令执行完毕才能响应中断请求，而且CPU只有在每条指令执行周期结束的时刻才发出查询信号，以获取中断请求信号，若此时条件满足，便能响应中断请求。
DMA请求是由DMA接口根据设备的工作状态向CPU申请占用总线，此时只要总线未被CPU占用，即可立即响应DMA请求；若总线正被CPU占用，则必须等待该存取周期结束时，CPU才交出总线的使用权。
17、什么是多重中断？实现多重中断的必要条件是什么？
解：多重中断是指：当CPU执行某个中断服务程序的过程中，发生了更高级、更紧迫的事件，CPU暂停现行中断服务程序的执行，转去处理该事件的中断，处理完返回现行中断服务程序继续执行的过程。
实现多重中断的必要条件是：在现行中断服务期间，中断允许触发器为1，即开中断。
18、 主存一般有哪两种选址方式？简述其特点。
主存一般有两种选址方式：线选法和重合法。
线选法：K位地址码经过译码，得到2^k根地址线，每根地址线对应一个存储单元。在选线法中，地址码只进行一次译码就可以选择存储单元，其地址码位数越长，译码结构越复杂，成本越高，故该寻址方式适合在速度快、容量较小的存储芯片中使用。
重合法：将线选法中单一的地址码器分成了行地址码器和列地址码器，通过两者互“与”来选中存储单元，大大简化了外部译码线路，主要用于答容量的存储器。
19、Cache在存储器的层次结构中能起什么作用？
Cache是一种高效缓冲存储器，是为了解决CPU与主存之间速度不匹配而采用的一项技术。而Cache是介于CPU和主存宅男的小容量存储器，其存储熟读比主存快，Cache能高效的向CPU提供数据和指令，从而加快程序的执行速度。
20、什么是中断优先权？中断嵌套的含义是什么？
答：中断源是指引起中断的时间或原因，即中断请求的来源，通常划分为软件中断和硬件中断。软件中断是有处理内部执行指令所引起的中断。如缺页，除数为0，溢出等；硬件中断是由处理器外部的故障、I/O请求等引起的中断。
21、试比较寄存器－寄存器指令与存储器－存储器指令的优缺点。
答：寄存器—寄存器指令中不含存储器操作数，在执行这类指令的过程中，只对寄存器中的操作数进行，从寄存器中取数，结果也存放在寄存器中，不需要访存，因此执行速度快。
存储器-存储器指令的操作数都存放在存储器中，执行这类指令时，需要从存储器中取操作数，操作结果也存放在存储器中，因此需要多次访问存储器，执行速度慢。
22、什么是I/O接口？为什么在计算机系统中需要设置I/O接口，会起到什么样的作用？
解：I/O设备是通过I/O接口与主机连接到一起，I/O接口实质上可以被视为主机与外设之间互相访问的界面。通过I/O接口。不但能够按照需要形成执行环境与外围设备之间的数据传输通路，还能有效屏蔽两者在速度、性质、类型等方面的差异，辅助处理器完成相关的配置、控制等工作，实现I/O数据传输的实时、并行、高效以及设备无关等功能。
23、描述中断方式输入输出控制的工作流程。
答：CPU向I/O发出读指令后，不需要等待外设的数据，而是继续执行其他工作，直到外设准备好数据后向CPU发出中断请求，CPU处理中断，从外设读取数据，并将数据写入主存。
24、简述以下指令的执行过程：lw r24, 100(r15) 。
答：将寄存器r15中的数据与立即数100相加，得到存储地址，用这个存储地址访问存储器，把得到的存储器数据写入24号寄存器
25、MIPS有哪三种类型指令？各举一指令实例，并说明该指令的功能。
答：R-型指令，J-型指令，I-型指令。
26、一个较完整的指令系统，应当包括那些类型的指令？
一个较完整的指令系统，应当有数据处理，数据存储，数据传达，程序控制四大指令系统。
27、试从以下5个方面比较DMA 方式与程序中断方式。
程序中断方式 DMA 方式
数据传送 程序（软件） 硬件
响应时间 指令执行结果 存储周期结束
处理异常情况 能 不能
中断请求 传送数据 处理结束
优先级 低 高
28、试根据以下逻辑表达式写出对应的Verilog HDL描述语句
（1）r_type = op[5] · op[4] · op[3] · op[2] · op[1] · op[0]
（2）aluc[1] =i_xor +i_sll +i_srl+i_sra+ i_xori + i_beq + i_bne+i_lui
（3）i_add = Rtype · func[5] · func[4] · func[3] · func[2] · func[1] · func[0]
（4）d[0] = i_sif + i_sexe(i_lw + i_sw)
（5）wreg= sid · i_jal + swb
29、MIPS CPU指令格式有哪三种，试分别写出它们的指令格式。
30、MIPS指令的 寻址方式有哪几种？试举例说明。
31、试说明以下指令的功能，并写出对应的32位MIPS CPU二进制机器指令代码。
（1）sll r13, r12, 25 ;
（2）addi r3, r1, -1 ;
（3） lui r29, 0xffff ;
计算应用题
1、机器字长32位，主存容量为1MB，16个通用寄存器，共32条指令，请设计双地址指令格式，要求有立即数、直接、寄存器、寄存器间接、变址、相对六种寻址方式。
解：共有32中操作码，故OP字段占5位，16个通用寄存器各占4位；寻址模式字段X占3位；剩余字段D为立即数和直接寻址使用，指令格式如下：
5位 3位 4位 4位 16位
OP X 源 目的 D
寻址模式定义如下：
X=000，立即数=D
X=001，直接寻址，E=D
X=010，寄存器直接寻址
X=011，寄存器间接寻址，E=（R）
X=100，变址心中却，E=（R）+D
X=101，相对寻址，E=（PC）+D
2、什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？
存储器带宽：单位时间里所存储的最大信息量，通常以位/秒或字节/秒做度量单位。
带宽W=q/t=160 Mb/s
3、一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？ 1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位
4、设某机有五个中断源L0、L1、L2、 L3、L4，按中断响应的优先次序由高向低排序为L0L1 L2 L3 L4，现要求中断处理次序改为L1L4 L2 L0 L3，根据下面的格式，写出各中断源的屏蔽字。
解：各中断屏蔽状态见下表：
设屏蔽位为1表示屏蔽，屏蔽位为0表示中断开放。
中断源 屏蔽字
0 1 2 3 4
I0 1 0 0 1 0
I1 1 1 1 1 1
I2 1 0 1 1 0
I3 0 0 0 1 0
I4 1 0 1 1 1
5、CPU内有32个32位的通用寄存器，设计一种能容纳64种操作的指令系统。假设指令字长等于机器字长，试回答以下问题。
（1）如果主存可直接或间接寻址，采用“寄存器—存储器”型指令，能直接寻址的最大存储空间是多少？画出指令格式并说明各字段的含义。
（2）在满足（1）的前提下，如果采用通用寄存器作基址寄存器，则上述“寄存器—存储器”型指令的指令格式有何特点？画出指令格式并指出这类指令可访问多大的存储空间？
6、某微机指令格式如下所示：
15 10 9 8 7 0
OP X D
格式中 D 为位移量，X为寻址方式特征值：
X=00 , 直接寻址；
X=01, 用变址寄存器R1进行变址
X=10, 用变址寄存器R2进行变址
X=11, 相对寻址
设（PC）=1234H，（R1）=0037H,(R2)=1122H,(.H代表十六进制数)，请确定如下指令的有效地址：
（1）4420H (2) 2244H (3)1322H (4)3521H (5)6723H
7、如图表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8个存贮单元。问：
（1）当CPU 按虚拟地址1去访问主存时，主存的实地址码是多少？
解：用虚拟地址为1的页号15作为快表检索项，查得页号为15的页在主存中是起始位置为80000，故将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。
（2）当CPU 按虚拟地址2去访问主存时，主存的实地址码是多少？
解：主存地址码=96000+0128=96128
（3）当CPU 按虚拟地址3去访问主存时，主存的实地址码是多少？
解：虚拟地址3的页号为48，当用48作为检索项在块表中检索时，没有检索到页号为48的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。如该页面不存在，则操作系统将该页面从外存调入主存然后将页号及其在主存中的地址写入快表。
8、某MIPS架构的多周期CPU执行一段程序，指令分布情况如下：
指令类型 时钟周期数 平均占比
R型指令 4T 45%
lw 5T 25%
sw 4T 15%
分支指令 3T 10%
J型指令 2T 5%
假设该程序由100个指令组成，CPU执行完该程序可实现2KB数据的输出，若CPU的时钟周期T=100ps，求处理器的：
(1)平均CPI
(2)平均IPS
(3)数据输出通路的基本带宽。
9、某32位MIPS型计算机，其存储器按字编址，存储片段如下：
若指令的各段代码对应的十进制数为：
$rs=8, $rt=9, $rd=10, offset=6, label=4
请分析下列3种条件下，相关寄存器的值：
(1) add指令执行后，PC寄存器和rd寄存器中的内容分别是什么？
(2) lw指令执行后，PC寄存器和rt寄存器中的内容是什么？
(3) (3)beq指令执行后，PC寄存器的内容是什么？
编程题
1、regfile.v寄存器堆功能描述风格Verilog HDL代码
module regfile (rna,rnb,d,wn,we,clk,clrn,qa,qb);
input [4:0] rna,rnb,wn;
input [31:0] d;
input we,clk,clrn;
output [31:0] qa,qb;
reg [31:0] register [1:31];
assign qa = (rna == 0) ? 0 : register[rna];
assign qb = (rnb == 0) ? 0 : register[rnb];
always @ (posedge clk or negedge clrn) begin
if (clrn == 0) begin
integer i;
for (i=1; i<32; i=i+1)
register[i] <= 0;
end
else begin
if ((wn != 0) && (we == 1))
register[wn] <= d;
end
end endmodule
2、alu.v功能描述风格的Verilog HDL代码
module alu(a,b,aluc,r,z);
input [31:0] a,b;
input [3:0] aluc;
output [31:0] r;
output z;
assign r = cal (a,b,aluc);
assign z =~|r;
function [31:0] cal;
input [31:0] a,b;
input [3:0] aluc;
casex (aluc)
4'bx000: cal =a + b;
4'bx100: cal =a - b;
4'bx001: cal =a & b;
4'bx101: cal =a | b;
4'bx010: cal =a ^ b;
4'bx110: cal ={b[15:0],16'h0};
4'bx011: cal =b << a[4:0];
4'b0111: cal =b >> a[4:0];
4'b1111: cal =$signed(b) >>> a[4:0];
endcase
endfunction
endmodule
3、shift.v功能描述风格的Verilog HDL代码
扫一扫
9792
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
