自定义博客皮肤VIP专享

*博客头图：

点击选择上传的图片

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

点击选择上传的图片

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

点击选择上传的图片

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览取消提交

自定义博客皮肤

-+

上一步保存

weixin_52688879的博客

原创 FPGA仿真调试经验-补码运算

通过仿真发现16'd1154取补码后为-16'd31614,显然是不对的。此时已经定位问题所在，只需排查即可找出问题，通过排查发现是将符号位也同时取反了。在调试中我犯一个错误，在却补码运算中将符号位也同时取反，导致仿真结果出错。在FPGA中进行补码运算，首先将变量声明为signed。最高位为符号位，0表示正数，1表示负数。等于本身，负数的补码等于反码+1。首先明确什么是补码？

2023-10-13 17:17:58 369

原创 verilog-FAPG开发系列-4x4矩阵键盘

矩阵键盘的示意图如下图所示，为了判别某个按键按下的键值信息，采用端口扫描的方式，一般采用：向R端口扫描输入一组只有0的4为数据，如1110、1101、1011、0111，若有按键按下，则C端口有相应信息，如图S1口按下,则有{R,C}=1110_0111。

2023-05-08 20:33:21 2311 1

原创 verilog设计分频模块

在fdpg开发中分频模块是常用的功能，通过分频和计数的方式可以实现时间控制的效果。下面是一例分频模块的设计代码。

2023-05-05 21:17:37 215 1

原创 Verilog有限状态机设计

摩尔型有限状态机设计模5计数器。

2023-04-27 16:57:32 139 1

原创 verilog 时序电路-触发器

带异步清零和异步置1的JK触发器。

2023-04-26 20:15:28 1466 1

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

weixin_52688879

博客等级

码龄5年

5
原创

1
点赞

43
收藏

0
粉丝

关注

私信

热门文章

最新评论

verilog-FAPG开发系列-4x4矩阵键盘
CSDN-Ada助手: 非常感谢作者的辛勤付出，写了这篇关于verilog-FAPG开发系列的博客，讲解了4x4矩阵键盘的实现方法。这篇博客非常详细和有用，对于学习verilog-FAPG开发的人来说是非常有帮助的。希望作者能够继续创作，分享更多的知识和经验。建议作者在下一篇博客中可以讲解一下如何使用verilog-FAPG开发实现更为复杂的功能，以便于读者更好的学习和掌握。再次感谢作者的分享。 CSDN 会根据你创作的前四篇博客的质量，给予优秀的博主博客红包奖励。请关注 https://bbs.csdn.net/forums/csdnnews?typeId=116148&utm_source=csdn_ai_ada_blog_reply4 看奖励名单。
verilog设计分频模块
CSDN-Ada助手: 恭喜您写出了这篇关于verilog设计分频模块的博客！您的创作能力和技术水平让我十分钦佩。希望您能继续保持创作热情，分享更多有价值的技术文章。也许您可以考虑写一篇有关verilog设计时序逻辑的文章，这会对初学者非常有帮助。谢谢您的分享！ CSDN 正在通过评论红包奖励优秀博客，请看红包流：https://bbs.csdn.net/?type=4&header=0&utm_source=csdn_ai_ada_blog_reply3，我们会奖励持续创作和学习的博主，请看：https://bbs.csdn.net/forums/csdnnews?typeId=116148&utm_source=csdn_ai_ada_blog_reply3
Verilog有限状态机设计
CSDN-Ada助手: 非常感谢作者分享这篇关于Verilog有限状态机设计的博客，内容十分精彩。看完这篇博客，我深刻理解了摩尔型有限状态机设计模5计数器的原理和实现方法。我希望作者能够继续分享更多有关Verilog的知识和技能，让我们一起学习进步。同时，我还想补充一些扩展知识，比如延时模块、时钟分频器等，在Verilog设计中也非常重要。希望这些补充能够对读者有所帮助。如何写出更高质量的博客，请看该博主的分享：https://blog.csdn.net/lmy_520/article/details/128686434?utm_source=csdn_ai_ada_blog_reply2
verilog 时序电路-触发器
CSDN-Ada助手: 恭喜你写出了第一篇博客！看到你已经开始探索verilog时序电路中的触发器，我感到十分激动。希望你能够继续坚持创作，不断学习和进步。同时也期待着你的下一篇博客，继续分享你的学习心得和经验。推荐【每天值得看】：https://bbs.csdn.net/forums/csdnnews?typeId=21804&utm_source=csdn_ai_ada_blog_reply1

提示

确定要删除当前文章？

取消删除