Conformal lec learing1: key points

LEC, Conformal lec, hierarchical comparison

它的主要用途之一是执行逻辑等效性检查，以确保设计的两个版本（通常是原始RTL设计和综合后的网表）在逻辑上是等效的。LEC 是 Conformal 的一个主要应用领域，用于验证两个电子设计（通常是RTL设计和综合后的网表）在逻辑上是否等效。所以，Conformal 是 Cadence 公司的形式验证工具，LEC 是 Conformal 中的一个应用领域，主要用于逻辑等效性检查。通过使用 LEC，工程师可以确保设计的两个版本在逻辑上是等效的，从而提高设计的可靠性和正确性。

分为三个产品：Conformal L、Conformal XL、Conformal GXL。L是功能性检查，XL支持复杂数据通路的综合和APR优化，GXL支持定制的stdcell和定制memory的检查。Cadence Conformal Equivalence Checker，就是常说的LEC，可以用来验证RTL、门级网表、甚至spice网表的逻辑等价性。do文件是conformal的脚本文件，可以由综合工具（RTL Compiler/Genus）自己产生（write_do_lec），也可以手写。

LEC, conformal lec, abort points

Conformal lec, Diagnosis manager

Cadence公司形式化验证工具Conformal的使用方法

lec是独立的不基于任何指定的综合工具 key point mapping ummapped points有三类 formal functional comparison algorithms 两种comparison方式 setup mode 和 lec mode blackbox set report unreachable key points 设置选项尽量避免unreachable报告因为很

lec（logic equivalence checking）又叫formal check，是对ic design的综合，PR前后的设计进行逻辑对比检查的工具/手段，保证综合不改变rtl原始的logic function。目前用的较多的就是C家的formal工具。接下来介绍一下lec的原理和流程 ......

但门级仿真是不能够提供担保的，不能100%的确定修改后的RTL和修改后的网表是等价的。在ECO时，最初进入xmitstate[2]触发器的输入，被切断并连接到一个由或门和与门构成的选择器，通过控制选择器可以决定选择新加入的逻辑分支还是最初的逻辑分支。当满足给定的条件时，通过选择器可以选择我们需要的值，在其他条件下，通过选择器选择旧的值。对于某些电路的移植，一般不需要对新电路进行仿真验证，而可以直接通过EDA工具来分析该电路的功能是否与原电路一致，此种验证方法可以大量减少验证时间，提高电路的效率。

逻辑锥Logic Cone 从数字网表的角度来看，可以把设计分成若干个“以DFF为终点的逻辑块”，如下图。DFF的CK（时钟）、Ｄ（数据）、RN（复位）、SN（置位）就是这个“逻辑块”的终点，它们的输入都是一个组合逻辑。时钟和复位很可能是clock tree或者buffer tree，也可能有与门、或门、异或门、选择器等稍复杂的逻辑。 （图一） 如果设计（module）是组合逻辑输出，也可想像在设计外面有一个DFF，如下图。 （图二） 而这些组合逻辑的输入是什么呢？不外乎两种情况：一是，前一级DFF的输

Conformal lec ,analyze nonequivalent

ASIC芯片是用于供专门应用的集成电路（ASIC，Application SpecificIntegrated Circuit）芯片技术，在集成电路界被认为是一种为专门目的而设计的集成电路。ASIC芯片技术发展迅速，目前ASIC芯片间的转发性能通常可达到1Gbs甚至更高，于是给交换矩阵提供了极好的物质基础。ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗...

数字IC软件介绍及IP