自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(16)
  • 收藏
  • 关注

原创 AXI 接口设计避坑指南:AXI接口笔记

AXI接口笔记

2025-03-10 16:43:02 157

原创 基于Arria 10 FPGA的核心板电路研制

今天分享的由明德阳研发的Arria 10 FPGA核心板,命名为MP5652,采用Intel公司Arria-10 GX系列的10AX027H4F34I3SG作为主控制器,核心板上采用4个0.5mm间距120Pin 镀金连接器与母板连接,核心板四个脚放置了4个3.5mm固定孔,此孔可以与底板通过螺丝紧固,确保了在强烈震动的环境下稳定运行。这款核心板使用Intel的Arria 10 GX芯片的解决方案,在FPGA 芯片的HP 端口上挂载了4片DDR4存储芯片,每片DDR4 容量高达4Gb(256Mb × 16)

2025-03-10 15:22:34 1024

原创 原理图和PCB设计中《0欧姆电阻的作用》

在进行电路原理图和PCB设计时,我们经常会使用到0欧姆电阻,实际上0欧姆电阻的并非真正的阻值为零欧姆,欧姆电阻实际是电阻值很小的电阻。正因为有阻值,也就和常规电阻一样有误差精度这个指标。

2025-03-07 17:43:09 384

原创 AD9144笔记(2)

JESD204B数据链路层操作过程

2025-03-07 16:57:40 673

原创 AD9144笔记(1)

JESD204B的同步过程一共分为4步,分别是代码组同步、帧同步、校验和同步和初始化同步。

2025-03-06 16:39:37 724 1

原创 明德扬4K_HDMI FMC板卡设计

深圳明德扬科技教育有限公司(简称MDY)研发了一款低成本的4K_HDMI FMC板卡, FMC接口采用的是HPC(高针数)类型,对于市面上的具有FMC_HPC接口的开发板都兼容。

2025-03-06 10:41:12 806

原创 AD9747混合模式的作用

AD9747混合模式的作用

2025-03-05 17:59:33 465

原创 AD9144参数设定

由于AD9144是高速DA转换模块,转换速率可以达到2.5G,可以满足普通的DA数据接口。为了匹配高速AD/DA转换,JESD204B接口就应运而生,在本高速DA转换工程中,AD9144的参数设定与JESD204B有千丝万屡的关系,二者是相互对应的。

2025-03-04 19:51:58 826

原创 RTL8211EG硬件问题解决办法

原因:RTL8211EG芯片内部自带DCDC BUCK降压电路,需要外置电感电容才能输出稳定的1.05V电压提供给芯片的内核工作。对于电感和电容,要选择手册推荐的型号,如图1.1所示。V2板由于使用了叠层电感,电感的最大电流不足以承载DCDC的输出,最终导致1.05V电压输出纹波超过100mV,芯片工作不正常。因此将靠近靠近L3电感附近的电容C38更换为4.7uF,纹波立即下降至10mV以内。虽然手册没有明确说明上拉电阻的阻值大小,但是经过实验发现,10kΩ无法满足正常上拉,需要4.7kΩ才可以正确上拉。

2025-03-04 18:08:10 470

原创 基于CrossLink-NX FPGA的核心板电路设计

通过以上描述,我们能够清晰看到这个核心板所含有的接口和功能。这款核心板的槽形孔扩展出了54个IO,其中BANK3、BANK4、BANK5的全部IO的电平可以通过更换核心板上的磁珠来修改,满足用户对+1.2V、+1.8V电平接口的需求;另外核心板也扩展出了8对D-PHY接口。而且IO连接部分,同一个BANK管脚到连接器接口之间走线做了等长和差分处理,对于二次开发来说,非常适合。

2025-03-04 18:04:38 644

原创 arria10核心板设计Q&A

arria10核心板设计Q&A

2025-02-27 15:29:22 302

原创 FPGA核心板-开发Q&A

A: CO5650 K7核心板,每个BANK,其IO都是等距的。

2025-02-27 15:19:14 660

原创 高性能FPGA开发利器,助力项目高效落地!

Xilinx Kintex-7系列FPGA高性能、高扩展、高稳定为核心,结合明德扬的全链路技术支持,为工程师提供从开发到落地的完整解决方案。立即申请,让创新加速!

2025-02-27 14:31:53 241

原创 低成本馈电保护电路设计

在使用有源天线时,天线热插拔、甚至天线本身电路的故障可能会导致接收机馈电口发生短路、打火的情况。设计这个电路用于保护馈电口不会发生长时间短路,从而保护接收机和有源天线。当天线端短路,5点电位瞬间为0,同时由于C326的储能作用,1点电位会从24V开始下降。当4点与1点之间的压差升高到4V左右时,V31导通,3点和2点电位变成24V,关闭V32形成保护天线端的效果。系统上电时,由于C326电容值比C237电容值小,所以1点电压先升高,关闭V31,2点电位与3点电位相同,打开V32,天线供电。

2023-11-28 10:47:15 768

原创 利用IBERT IP核实现GTX收发器硬件误码率测试实例

4个板对板连接器扩展出了276个IO,全部IO的电平可以通过更换核心板上的磁珠来修改,满足用户对+3.3V、+2.5V、+1.5V电平接口的需求,另外也扩展出了16对高速收发器GTX接口。该核心板的结构示意图如图1。通过IBERT我们可以获取误码率,观察眼图,调节串行收发器的参数,从而有助于判断可能存在的问题,便于验证硬件的稳定性和信号完整性。就是将同一组收发器的TX和RX进行短接,TX发送端通过发送某种特定序列的数据流,在RX接收端接收后,通过比对发送和接收的数据,从而得出接收端误码的统计值。

2023-11-28 10:25:43 1045

原创 基于Kintex-7 FPGA的核心板电路设计

该板很适合高速数据通信;视频采集、视频输出、消费电子;机器视觉、工业控制;项目研发前期验证;电子信息工程、自动化、通信工程等电子类相关专业开发人员学习等领域及人群。

2023-11-16 14:58:32 491 1

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除