- 博客(19)
- 收藏
- 关注
RSS订阅原创 原生Vim操作大全
打开文件时，所有配置都会在默认配置的基础上执行。的时候，则是在当前配置的基础上执行。普通模式 -> 命令行模式。普通模式 -> 插入模式。普通模式 -> 可视模式。其余模式 -> 普通模式。
2025-08-09 22:17:50
586
原创 更换Linux的下载源站点(基于Ubuntu)
有时候在Linux上下载软件非常慢，这个时候可以考虑切换Linux的下载源站点至国内的某镜像站点。注：这里所谓的“源站点”，就是软件包管理器(如Debian/Ubuntu中的apt)获取软件(包)和更新内容的站点。镜像站点的意思将源中的内容拷贝一份放到另外一个站点，那么这个站点就是原来站点的镜像站点。
2025-03-26 00:53:53
1121
原创 在windows下通过wsl工具管理Linux子系统
如果使用 ~，则将使用 Linux 用户的主路径。根据第一列NAME中有的发行版选项，安装指定的发行版。从所有运行在 WSL 2模式下的 Linux 发行版中卸载和分离磁盘。启动默认的 Linux 发行版，并进入该发行版的默认 shell。更改新安装的 Linux 分发版的运行环境(WSL1/WSL2)。切换默认的发行版，如切换Ubuntu-22.04为默认的发行版。在不使用默认 Linux shell 的情况下执行指定的命令。使用提供的 shell 类型执行指定的命令。将指定目录设置为当前工作目录。
2025-03-20 12:42:53
1155
原创 JDK默认输出字符乱码的解决方案
在用户（或系统）环境变量中，新建环境变量JAVA_TOOL_OPTIONS，变量值为-Dfile.encoding=UTF-8，即可解决Java输出字符乱码文件.
2024-12-16 19:31:10
281
原创 5.蓝桥杯嵌入式速通之串口与I2C通信
串口通信与I2C通信一直是历届蓝桥杯嵌入式程序设计的重要考点.串口通信的考点为不定长数据的接收与处理.I2C通信的考点为读写eeprom与数字电位器.
2024-03-23 18:41:37
733
2
原创 4.蓝桥杯嵌入式速通之输入捕获，PWM输出&ADC转换
输入捕获，PWM输出和ADC的使用为数字量是历届蓝桥杯嵌入式程序设计的核心考点.输入捕获的考点为捕获输入脉冲信号的频率与占空比.PWM输出的考点为输出频率和占空比可调的脉冲信号.ADC转换的考点为模数转换的实现&滤波除去噪声.
2024-03-19 22:44:26
1127
2
原创 如何在VSCode中优雅地书写Verilog
2.仿真器选择ModeiSim的，选择常见的器件家族，建立存在工作库的文件目录并填入，选择modelsim的win64文件夹作为modelsim仿真器所在目录，勾选Compile Xilinx IP,最后点击compile即可生成相应工作库(注：此处等待时间较长).在VSCode中打开源文件所在目录，编写完设计文件和仿真文件后，按住ctrl+`打开终端，输入vlog *.v 编译该工作目录下的全部.v文件.(也可以输入vlog xxx.v文件单独编译对应的.v文件).
2024-03-06 12:03:50
25339
12
原创 2.蓝桥杯嵌入式速通之代码写哪里(VSCode版)
外设驱动相关代码文件一般由一对.h/.c文件组成，在VSCode的资源管理器中，依次下拉打开bsp文件夹下的Inc和Src文件夹，在其中新建文件，命名为xxx.h(Inc中)或xxx.c(Src中).经CubeMx生成的main.c文件中包含了若干begin-end注释对，相关代码应写入这些注释对中，否则一旦用CubeMx重新生成代码后这些代码将无法保存.第五个注释对中用于写在进入while循环前的相关初始化代码.第四个注释对中用于写和外设相关的初始化代码.第六个注释对中用于写while循环中的代码.
2024-03-02 09:57:02
684
原创 1.蓝桥杯嵌入式速通之工程新建&LCD工程移植(VSCode版)
为了避免不必要的bug，建议大家尽可能使用最新版的CubeMx6.10（ST官网下载，网址：https://www.st.com/zh/development-tools/stm32cubemx.html）且keil5的版本尽量用5.33及以上.
2024-03-01 20:27:54
1875
1
原创 清华大学出版社 Verilog数字系统与FPGA应用习题5、6程序设计题（待更）
由图可知，该11010序列检测器在15ns时检测到了1，25ns时检测到了11,35ns时候检测到了110，45ns时候检测到了1101，55ns时检测到了11010，OUT输出1。
2023-12-10 00:04:00
674
原创 清华大学出版社 Verilog数字系统与FPGA应用——参考答案（习题4）待更
解：异步FIFO（转牛客网答案）：同步FIFO（转牛客网答案）：5.实验板共有4个LED灯，请显示它们的组合显示。具体功能如下：（1）模式1：先点亮奇数位LED灯，即1、3后点亮偶数位LED灯，即2、4,依次循环。（2）模式2：按照1、2、3、4的顺序依次点亮所有LED灯，然后再按该顺序依次熄灭所有的LED灯。（3）模式3：每次只点亮一个LED灯，亮灯顺序为1、2、3、4、3、2，按照该顺序循环。（4）模式4：按照1/4、2/3的顺序依次点亮所有灯，每次同时点亮两个LED灯；然后再按该顺序依次
2023-12-05 09:28:34
1107
1
原创 清华大学出版社 Verilog数字系统与FPGA应用——参考答案（习题3）待更
2.请利用本章中关于全加器的编写思路，分别从算法层级和RTL层级编写4位减法器的Verilog HDL源程序。
2023-12-04 21:06:24
1331
2
原创 Verilog入门20题（牛客）
反转满足关系，in[0] = in[15],in[1] = in[14]…题目给出了明显的提示，把输入信号in看成是由4个4位二进制数a,b,c,d按a,b,c,d顺序拼成的，即有assign {a,b,c,d} = in;所以先将值赋给中间变量out1,后通过out1赋值给out。注意一下输入信号和输出信号用题目给的名字即可，输入和输出的连接等价于将输入赋值给输出。线网型变量赋值用assign，然后注意一下输出信号名称为one即可。然后把这顺序换成d,c,b,a拼出out。输入取反赋值给输出即可。
2023-12-04 16:59:37
814
原创 清华大学出版社 Verilog数字系统与FPGA应用——参考答案（习题2）
（1）一个名为data_in的8位向量线网。（2）一个名为MEM1的存储器，含有128个数据，每个数据位宽为8位。（3）一个名为data_out的8位寄存器。解：integer i;i
2023-12-03 15:52:15
4527
2
原创 2015年数学建模A题——太阳影子定位问题（思路&代码）待更
查阅资料，找到太阳影子长度和这些参数的关系式，模型即建立完毕。:太阳高度角（与前两个中间参数和北纬度数有关）、:太阳时角（与标准时，所在地区东经度数有关）、:太阳高度角（与前三个中间参数有关）:太阳赤纬角（仅与n有关）、,太阳影子顶点横坐标。,太阳影子顶点纵坐标。：一年当中的第几天、
2023-08-20 22:25:24
2882
1
原创 keil5界面复古？来用VSCode开发单片机吧！（以STM32为例）
具体需要完成下面的事情：一、下载安装相关软件:1.CubeMX（初始化代码生成器）2. VSCode（地表最强编辑器）3.keil5-MDK-Arm(要的是MDK一整套交叉编译工具链)二、配置系统变量(解决CubeMX生成的工程文件乱码问题)三、配置VSCode。
2023-08-08 13:08:56
2810
原创 如何简简单单地在VSCode中开发STM32——基于CubeIDE
在VSCode中基于CubeIDE构建集成开发环境，只需三步即可：一、下载安装相关软件（CubeIDE、VSCode、CMake）并添加至环境变量；二、在VSCode中下载安装STM32的插件（带蝴蝶标志）和C/C++拓展功能插件；三、在CubeIDE中新建工程文件，并通过VSCode中的STM32插件导入工程。
2023-07-15 23:18:57
8747
5
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人