
cadence学习笔记
文章平均质量分 88
四代目 水门
绵绵发力,久久为功。
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
信号完整性设计6
S参数不仅是仿真工具,更是理解高速互连本质的“语言”。某光模块PCB在56GBaud速率下误码率超标,通道损耗-40dB@28GHz。S参数(Scattering Parameters)作为频域网络参数,通过。时域反射定位:连接器焊盘阻抗突变(85Ω→45Ω),构建了互连通道的“传递函数”。误码率从1E-6降至1E-12,裕量提升42%。11在24GHz处突增至-8dB(阻抗不连续)曲线显示谐振凹坑(图10.6)原创 2025-07-10 06:00:00 · 995 阅读 · 0 评论 -
信号完整性设计5
串扰控制是系统工程,需贯彻以下原则:分层防御策略。原创 2025-07-10 04:15:00 · 566 阅读 · 0 评论 -
Cadence模块复用
PCB布局是硬件设计的核心环节,直接影响信号完整性、散热效能与产品可靠性。本文将深入解析《Cadence Allegro 16.6实战必备教程》第八章内容,结合实战案例演示高效布局技巧,帮助工程师构建系统化的布局方法论。布局效率提升50%的秘诀在于:将手动操作转化为规则驱动,将经验沉淀为可复用模块。:锁定器件仍可通过Edit > Unfix解除,敏感器件建议添加FIXED属性。:启用"Center to center"避免器件重叠。:Shift+旋转实现45°固定角度旋转。原创 2025-07-09 14:53:17 · 956 阅读 · 0 评论 -
cadence 约束管理器(CM)
设计周期缩短40%:减少人工检查时间首板成功率提升60%:规避规则错误支持更复杂设计:16层以上HDI板应对更高速率:56Gbps SerDes设计。原创 2025-07-09 14:49:14 · 731 阅读 · 0 评论 -
cadence 6PCB预处理
PCB设计预处理是决定项目成败的隐形战场。规避结构风险:确保PCB与外壳完美契合;提升设计效率:标准化模板与快捷键减少重复劳动;预防后期缺陷:网表与封装的正确性保障布局布线基础;优化制造成本:合理的层叠与阻抗设计降低板材浪费。原创 2025-07-02 10:03:33 · 699 阅读 · 0 评论 -
cadence 5封装制作
精密封装设计是高速PCB成功的基石。掌握标准化制作流程与灵活的特殊封装处理能力,可显著提升设计一次通过率。下一篇将深入讲解PCB设计预处理中的层叠规划与约束管理技巧。原创 2025-07-02 10:01:35 · 707 阅读 · 0 评论 -
Cadence 3
掌握Allegro焊盘命名规则、层别参数配置及异形焊盘处理技巧,可显著提升设计效率与产品质量。焊盘设计是PCB封装的基础,直接影响焊接可靠性和信号完整性。本章系统讲解通孔焊盘、表贴焊盘、过孔的命名规范、创建方法及不规则焊盘处理技巧。:通孔焊盘,孔径0.3mm,外径0.6mm,双层板。(热风焊盘):连接铜皮时散热用,避免焊接冷点。:矩形表贴焊盘(30×60mil)。(隔离焊盘):防止焊盘与铜皮短路。:圆形表贴焊盘(直径40mil)。(常规焊盘):元件引脚焊接区域。:圆形通孔焊盘(R表示圆形)。原创 2025-06-30 08:15:35 · 879 阅读 · 0 评论 -
Cadence 4
合理配置快捷键与Stroke功能,可将重复操作转化为肌肉记忆,显著提升PCB设计效率。建议读者根据操作习惯建立专属快捷方案,后续章节将深入讲解封装制作与约束管理器设置技巧。原创 2025-06-30 08:18:51 · 388 阅读 · 0 评论 -
cadence使用2
设置高对比度配色(如走线=红色,铜皮=浅蓝),减少视觉疲劳。掌握核心概念是提升PCB设计效率的关键一步。将常用设置(颜色、约束规则)保存为。新项目直接导入模板,避免重复配置。原创 2025-06-29 06:15:00 · 780 阅读 · 0 评论 -
cadence使用1
掌握OrCAD Capture CIS不仅需熟悉工具操作,更要建立标准化设计流程:从器件库规范到DRC检查链,每个环节都影响最终设计质量。建议结合约束管理器(Constraint Manager)规则,实现原理图-PCB的无缝协同,为高速PCB设计奠定坚实基础。原创 2025-06-29 05:30:00 · 817 阅读 · 0 评论