- 博客(21)
- 收藏
- 关注
RSS订阅原创 Flasher Deployer：实现Flasher文件轻松部署
Flasher Deployer 可基于现有Flasher创建文件包，随后该文件包可轻松部署至多台Flasher设备。Flasher Deployer 是一款图形化实用软件，用于创建Flasher文件包并将其部署至单个或多个烧录器。非 Flasher Deployer 生成的.zip 文件不保证兼容性，官方不提供技术支持。(4) 将Flasher文件包部署至多台目标Flasher设备。(1) 将一台已配置目标文件的Flasher设备连接到电脑。此外，烧录器文件包还可作为设备文件集的备份存储。
2025-04-09 11:05:22
236
原创 如何设置J-Link 的 CMSIS-DAP 模式
J-Link 支持 CMSIS-DAP 协议，但需要进行模式切换。支持 CMSIS-DAP 的 J-Link：J-Link BASE、J-Link PLUS、J-Link EDU、J-Link ULTRA + 以及 J-Link PRO。要将 J-Link 切换回其默认模式，请按照上述相同的步骤操作，但将 “启动模式” 选项更改为 J-Link 即可。应用新的配置后，拔出 J-Link，然后再次插入。
2025-04-09 11:04:42
432
原创 XJTAG:可测试性设计指南(二)
最好能确保 JTAG 器件的所有必需节点都可访问，XJTAG 会自动优化编程流程，将无需特定扫描的 JTAG 器件设为 CLAMP 模式，使每个器件的数据扫描链缩短至仅一位。借助少量合适的附加电路，就能执行大量模拟测试。如果连接到外部 1149.x 可控的 I/O，比如 XJIO 板，直接连接到单个 1149.x 引脚的信号网的接口引脚测试，就能扩展到包括开路测试。若设计中的闪存设备未连接到 FPGA，但 FPGA 有备用引脚，将这些额外引脚连接到闪存设备，就能灵活运用 XJFlash 技术。
2025-02-06 16:01:08
449
原创 XJTAG:可测试性设计指南(一)
1149.x 一词在本文档中指的是 IEEE1149.x（JTAG）边界扫描标准，JTAG 器件是指实现 JTAG 边界扫描，并完全符合这些标准的器件，而非 JTAG 器件是那些不能实现 JTAG 边界扫描的器件。或者对设备进行分组，把相同电压的器件放在一起组成菊花链，例如 3.3V 的器件，然后通过电压转换器连接到下一个电压的设备，例如将 3.3V 信号相应调整至 1.8V。需要注意的是，nTRST 信号不能直接连接到地，因为这将完全禁用 JTAG，不仅针对单个器件，还会影响整个扫描链。
2025-02-06 16:00:03
545
原创 XJEase代码示例解析：易学易用的编程语言
这些引脚的编号就是正在测试的设备类型上的引脚编号，它们可从相应的数据手册中获取。需要注意的是，此文件是以“设备为中心”的，它涉及的是一种特定类型的设备，而不涉及该设备所在的具体电路。该设备还可能具备其他函数，例如用于测试数据总线的函数。XJEase 是一种易于学习的编程语言，在 XJDeveloper 工具中，你能够查看甚至编辑项目里的设备模型，从而对其进行定制或为新设备创建文件。希望本文的介绍能让你对 XJEase 有更深入的了解，也期待它能在你的项目中发挥更大的价值。
2025-02-06 15:18:43
448
原创 Proteus ：浮空输入和开漏输出
我们都使用过自动关闭的门，例如公共设施中常见的门，除非您主动将门打开，否则有一种机制会再次将其关闭。一些通信方案如 I2C 和 CAN使用这种安排，允许多个设备通过相同的通信线路进行通信，而不会出现短路（碰撞，即一个设备试图将线路驱动为高电平，而另一个设备试图将线路驱动为低电平）；当按下按钮时，微控制器输入将直接连接（短路）到地（0V），提供一个定义明确的低电平。当控制线被驱动为高电平时，晶体管会将输出短路至接地（0V），从而将输出拉低。当控制线为低电平时，晶体管为高阻抗（高阻），输出为浮空。
2024-06-29 16:14:42
631
原创 XJTAG边界扫描测试系统--第三方软件集成
XJTAG边界扫描测试可以从用C#或其他语言编写的Python代码和.NET框架应用程序运行，从而使您的程序可以访问XJRunner和XJAnalyser的功能。XJTAG可以以最适合现有环境的方式使用，也可以用作测试系统的基础，然后与其他测试设备集成。特别是，与SPEA的Leonardo 系统、高谷的APT-1400F软件和是德科技的BTBasic环境的集成允许XJTAG与其他测试系统之间进行高度的交互。XJTAG测试也可以作为CVI测试系统的一部分使用提供的.NET标准Windows编程接口运行。
2024-06-29 15:24:44
316
原创 Proteus：Proteus中的原理图模板
从指定图纸尺寸和边框，到配置元件框和导线标签的颜色等，Proteus 原理图模板可以实现这些功能，从而确保整个设计团队的一致性。在 Proteus 中，您可以在布局模块的技术菜单中设置内容。原理图上的原理图模板通常包含智能边框，可将原理图工作表划分为网格方格（A1、B2 等）。然后，用户可以在 "项目注释 "模块中自动创建元件放置报告，详细说明原理图上每个元件的工作表和放置网格。原理图模板提供了预配置的原理图样式和 PCB 数据初始化方法，Proteus中提供了多种标准模板，用户也可以轻松创建自己的模板。
2024-06-29 15:23:29
777
原创 XJTAG：4.0版本发布，速度上的革新
作为JTAG 边界扫描技术的领军企业，XJTAG 推出了其软件套件的 4.0 版本，这一重大更新通过简化用户界面和显著提升对 JTAG 链的测试，为用户带来了前所未有的速度提升。XJDeveloper 经过全面翻新，引入了一系列增量改进，包括优化板卡屏幕布局，以及新增自动配置功能，以实现 JTAG 链的独立设置，充分利用多jtag口性能的提升。本版本的核心亮点是多JTAG口性能的显著提升，这是 XJLink2 控制器的一项关键功能，它能够同时控制多个 JTAG 链，实现对整个电路板的全面测试。
2024-06-03 09:35:53
452
原创 TAP端口及XJTAG的测试原理
芯片供应商可以使用该端口连接到其他寄存器，这些寄存器可用于诸如 FPGA 或 CPLD 编程、访问调试器、设置断点和监控处理器中的数值等功能，有时实际上是对处理器中的内部闪存进行编程 ，但有时也可以通过访问设备内部的嵌入式仪器将其用作测试制度的一部分。使用 TAP 端口向设备发出指令，该指令将选择一个数据寄存器，然后您从该寄存器中读取数据或将数据放入以控制设备内部发生的情况。因此，如果 TMS 引脚为高电平，您可以从一种状态转换到另一种状态，如果 TCK 发生时它为低电平，它将进入不同的状态。
2024-05-20 11:07:01
433
原创 XJTAG：边界扫描测试能做的测试
只要这些器件连接了兼容JTAG的芯片，非JTAG器件的输入就可以通过JTAG控制，其输出也可以通过JTAG器件回读。JTAG测试最基本的测试形式是链完整性测试，即测试在JTAG链中的JTAG器件是否确实存在。在这种背景下，JTAG边界扫描技术不仅是一种替代传统测试的实用工具，更是一项节省成本的重要手段，它能有效减少对成本高昂且结果不确定的X射线技术的依赖。BGA封装与早期封装技术的不同之处在于，其所有外部连接都是通过器件底面和电路板之间的焊球实现的，而不是通过从器件侧面突出的引脚实现的。
2024-05-20 11:01:04
448
原创 Proteus PCB设计中的装配变量
在原理图方面，这意味着物料清单模块将包括标题块中的当前变量，未装配的零件将不被列出，替代零件将被正确应用。在 Proteus 中，可以在不同的变量中指定备用零件，但这些零件必须与原始零件的引脚兼容。与正常使用一样，可以在设计资源管理器中进行操作，在这里您可以更改每个变量的属性。装配变量提供了一种简单的方法来管理单个原理图和PCB项目中的多个产品配置，通过在每个变量上指定每个元件的装配或未装配状态来实现的。产品配置：这可以是不同变量中的不同功能（例如，没有蓝牙模块），也可以是更大容量（例如，更多RAM）。
2024-04-09 14:29:16
862
原创 初始化 JTAG 器件：配置测试复位序列
3.向测试复位序列添加多个步骤，并通过双击单元格（或使用空格键）来使信号转换，这会在高阻抗、低阻抗和高阻抗之间切换信号的状态。在本例中，在nTRST取高之前提供了四个TCK上升沿，以满足特定器件的要求。一些JTAG器件需要设置特定的复位序列应用于TAP信号，使其进入JTAG兼容模式，才能正常测试。这个测试序列可以作为引脚映射文件（*.xjpm）的一部分保存下来，所以在其他XJTAG软件中也使用。这样，一个测试复位序列就完成了，JTAG器件就能进入JTAG兼容模式来进行测试。
2024-04-09 11:14:38
609
原创 XJTAG：减少电路板测试时的信号干扰
即使有一个设计良好的测试夹具和良好的测试信号连接到DUT，如果PCB设计不正确，仍有可能使JTAG测试不可靠。然而，如果用于实施这些测试的信号没有被考虑，可能会设计出一个可以全面测试但测试本身不可靠的板卡。例如，在扁平电缆中分隔信号，使其与地线连接交错排列，是尽可能合理的做法，随着电缆长度的增加，这样做的重要性也增加。问题在于，这可能导致布线不良的信号，从而使测试不可靠，在最坏的情况下甚至可能需要新的板卡设计，导致额外的费用和延迟。然而，随着信号频率的增加，地线的布线变得越来越重要。
2024-04-02 16:06:31
1662
1
原创 TAP端口及XJTAG的测试原理
芯片供应商可以使用该端口连接到其他寄存器，这些寄存器可用于诸如 FPGA 或 CPLD 编程、访问调试器、设置断点和监控处理器中的数值等功能，有时实际上是对处理器中的内部闪存进行编程 ，但有时也可以通过访问设备内部的嵌入式仪器将其用作测试制度的一部分。使用 TAP 端口向设备发出指令，该指令将选择一个数据寄存器，然后您从该寄存器中读取数据或将数据放入以控制设备内部发生的情况。因此，如果 TMS 引脚为高电平，您可以从一种状态转换到另一种状态，如果 TCK 发生时它为低电平，它将进入不同的状态。
2024-04-02 16:02:16
340
1
原创 Proteus PCB设计：智能BOM管理
Proteus 配备了专门的物料清单模块，可在需要时自动创建报告，并提供简便的块编辑和内容创建工具。在 Proteus 中可以在一个专门的标签页中打开，其中包含显而易见的报告视图和数据编辑电子表格视图。在这里，您可以选择要从报告中包含或排除的元件属性。BOM表报告完全了解当前的装配变量，并将从报告中省略当前变体中的未装配零件。同样，如果在变体中使用替代零件，则该零件的数据（库存代码、成本等）将列在报告中。如果您发现原理图中的某些元件没有所添加的特性所需的数据，则可以简单地在电子表格编辑器中添加数据。
2024-03-19 14:38:36
1270
翻译 Proteus：I2C通信协议
如果正在写入数据，则主站将传输数据。每个数据字节后都有一个 Ack 位，在此期间，接收器（可能是主站，也可能是从站，取决于哪一方传输数据）应将数据线保持为低电平，以表示它已接收到通信（并已准备好进行下一次通信，如果适用的话。地址传输完成后，假定被寻址的从属设备存在于 I2C 总线上，主设备将释放数据线（漏极开路），从属设备将在一个时钟周期内保持数据线低电平，以确认（ack）其存在并准备通信。然后，主设备（启动通信的设备）首先将 SDA 线拉高，然后将 SCL 线拉低，从而启动通信--这被定义为启动条件。
2024-03-01 14:39:34
405
1
翻译 Proteus PCB高速设计
当长度匹配极其敏感的信号时，从PCB上引线的接触点到元件的内部距离可能会变得足够大，从而影响计算。类似地，如果需要考虑差分对中间使用的无源的连接长度，则可以将“连接长度”属性添加到封装外形中。Proteus中的差分对配置器提供了一个基于对话框的解决方案，同时提供了一个清晰的可视化指示，并且差分对设置正确。遗憾的是，从网表的角度来看，这些元件分割了发射器和接收器之间的线路，因此会影响差分对的长度匹配。几乎所有情况下，轨道长度都会因转弯而发生偏移，纠正措施在转弯结束后，在较短的轨道上会出现一个小的蛇形。
2024-03-01 14:38:10
295
1
翻译 Proteus原理图捕捉功能
除了支持正常的多页设计（相当于在多张纸上展开电路），Proteus capture还完全支持设计中的层次结构。层次结构可以嵌套到任意数量的级别，模块可以绘制为标准组件或特殊的子电路块，接口端口可以动态放置和移除。放置线路非常简单，只需点击要连接的两个引脚，其余的就由导线自动布线器来完成。而新版的Proteus中有一个智能导线自动布线器，可在连接元器件时保持连接整齐，还支持按端和网络名进行连接，特别适用于大型设计。Proteus 原理图捕捉功能具有智能、无模式布线功能，完全支持端子连接、总线连接和分层设计。
2024-01-25 17:22:06
547
翻译 Proteus中PCB 3D视图的用途
最终的结果是，3D视图不仅能更准确地表现真实的电路板，而且还可以通过点击鼠标直接将其导出到MCAD工具，如Solidworks或Autodesk。查看移除组件的电路板 3D 视图非常有帮助，就像我们在现实生活中习惯看到的东西一样，非常适合检查阻焊层开窗。因此，当你的PCB设计工作快要完成时，可以用3D视图看看对您的设计是否有帮助。无论用哪种工具来设计PCB，几乎都能够用3D方式启动和查看电路板，这篇文章将介绍Proteus设计套件中3D视图的三大用途。
2024-01-12 17:18:54
350
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人