wuyufei_sun的博客

RS422是一种差分串行通信协议，支持全双工，使用两对差分线，传输距离远，抗干扰能力强。时序方面，发送数据时，tx_en使能后，先发送起始位（低电平），接着是8位数据位（从低位到高位），然后是校验位（根据具体情况），最后是停止位（1或2位）。空闲状态时，tx_p和tx_n都为高电平。起始位(1) + 数据位(8) + 校验位(可选) + 停止位(1/2)推荐配置：100MHz系统时钟 → 115200波特率。使用Zynq内部的PLL生成精确波特率时钟。逻辑1：TX+ > TX-逻辑0：TX+ < TX-

​。滤波器的功能（如低通、高通、带通等）由其冲激响应的形状（时域特性）直接决定，而冲激响应的长度（有限或无限）则区分了FIR和IIR等不同类型的滤波器。FIR（Finite Impulse Response）滤波器是一种有限长单位冲激响应滤波器，又称为非递归型滤波器FIR滤波器具有严格的线性相频特性，同时其单位响应是有限长的，因而是稳定的系统。

所以数字设计中，最保险的加法操作是同一时刻只对 2 个数据进行加法运算，最差设计是同一时刻对 4 个及以上的数据进行加法运算。把一个重复的过程分解为若干个子过程，每个子过程由专门的功能部件来实现。将下述仿真描述添加到非流水乘法器设计例子的 testbench 中，即可得到流水式乘法运算的仿真结果。如果设计中有同时对 4 个数据进行加法运算的操作设计，那么此部分设计就会有危险，可能导致时序不满足。下面对乘法执行过程的中间状态进行保存，以便流水工作，设计代码如下。

锁存器（Latch），是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值。仅当锁存器处于使能状态时，输出才会随着数据输入发生变化当电平信号无效时，输出信号随输入信号变化，就像通过了缓冲器；当电平有效时，输出信号被锁存。激励信号的任何变化，都将直接引起锁存器输出状态的改变，很可能会应为瞬态特性不稳定而产生振荡现象触发器（flip-flop），是边沿敏感的存储单元，数据存储的动作（状态转换）由某一信号的上升沿或者下降沿进行同步（限制存储单元状态转换在一个很短的时间内）

在数字电路中，信号传输和状态变换会有一定的延时竞争不一定有冒险，但冒险一定会有竞争F=A&A'由于反相器电路的存在，信号A'传递到与门输入端的时间相对于信号A会滞后，这就可能导致与门最后的输出结果F会出现脉冲干扰。

找到Sourse展开。双击encoding。

和函数function一样，任务task可以用来描述共同的代码段，并在模块内任意位置被调用，让代码更加的直观易读。函数一般用于组合逻辑的各种转换和计算；任务更像是一个过程，不仅能完成函数的功能，还可以包含时序控制。

在Verilog中，可以利用任务（关键字task）或函数（关键字function），将重复性的行为级进行提取，多个地方调用。

work.top为top.v在work库中编译生成的文件。在命令行使用vsim -debugdb work.在work里面选择对应的文件，点击，OK也是可以的。点击左上角View:Incremental。窗口下展开work，双击top）正常的仿真流程（最简单的在。

1. 掌握同步有限状态机的设计方法。2. 采用状态机的设计方法，设计实现带倒计时的交通灯控制电路。1. 装有ModelSim和Vivado的计算机。2. Sword实验系统。1. 理解交通灯控制系统的应用要求，采用状态机设计方法，实现带倒计时的交通灯控制系统设计，并在ModelSim上实现功能仿真。2. 生成FPGA设计文件，下载到Sword实验系统上验证电路功能。

设计串行输入的8位移位寄存器，复位信号rst（低电平有效），1位数据输入datain，8位数据输出dataout，方向控制direction，请设计该串行寄存器模块。请使用verilog描述一个容量为256*8bit的ROM存储器，其中，输入时钟clk（上升沿有效），地址线为addr，片选信号cs低电平有效，输出数据为dout。行为级建模：从电路外部行为的角度对其进行描述，抽象，（过程语句，语句块，过程赋值语句，条件分支，循环）并编写测试代码（端口A、B为加数，CI为进位输入，SUM为和，CO为进位输出）

ROM即只读存储器，是一种只能读出事先存储的数据的存储器，其特性是存入的数据无法改变。由于ROM在断电之后数据不会丢失，所以通常用在不需经常变更的电子资料。这种存储器在断电后将丢失所有数据，因此一般用来存储一些短时间内使用的程序和数据。1. 用Verilog HDL设计深度为32、位宽为8 bit的单端口RAM,在Modelsim上仿真测试。2.用Verilog HDL设计深度为8、位宽为8 bit的ROM。2. 掌握单端口RAM和ROM的IP生成和调用方法。1. 掌握单端口RAM和ROM原理和设计方法。

根据输出信号的产生方式，有限状态机可以分为Mealy型和Moore型两类。Mealy型状态机的输出信号不仅与当前状态有关，而且还与输入信号有关，即可以把Mealy型有限状态机的输出看成是当前状态和输入信号的函数。Moore型状态机的输出仅与当前状态有关，即可以把Moore型有限状态的输出看成是当前状态的函数。在由时序电路表示的有限状态机中，各个状态之间的转移总是在时钟的触发下进行的，状态信息存储在寄存器中。因为状态的个数是有限的，所以称为有限状态机。有限状态机也是由两部分组成：存储电路和组合逻辑电路。

【Verilog】基于Verilog HDL的FPGA设计基础_verilog设计超大规模集成电路-CSDN博客。

数据输入移位寄存器的方式有串行输入和并行输入两种。在时钟的作用下，输入数据进入移位寄存器最左位，同时，将已存入寄存器的数据右移一位。测试移位寄存器时采用开关SW[0]~ SW[7]作为移位寄存器的并行输入，SW[15]作为clr信号，将输出显示在led[0]~led[7]上（或同时显示到led和数码管上）。1. 用VerilogHDL语言设计实现8位带并行输入的右移移位寄存器，在ModelSim上实现功能仿真。设计实现实验原理中图2“带有并行输入的移位寄存器”电路模块，并在modelsim下完成电路仿真。

（5）在上述基础上，完成32位加减法计数器。首先完成modelsim下的加减法计数器功能仿真，其次采用sw[1]作为方向选择信号，将加减法计数器的计数值在数码管上显示。计数器是计算机硬件系统中的一个基本功能电路，是计数、分频、定时、同步等电路的核心，在计算机、网络、数字通信中经常使用到。采用sw[0]作为reset信号，将32bit的计数值在实验板的八个七段数码管上显示。2. 生成FPGA设计文件，下载到Sword实验系统上验证电路功能。（4）生成FPGA文档，并下载到实验板上物理运行，检查设计结果。

此次实验仅考虑加法运算，分别完成4位的串行进位加法器设计和4位的并行进位加法器设计。超前进位加法器是一种高速加法器，每级进位由附加的组合电路产生，高位的运算不需等待低位运算完成，因此可以提高运算速度。1. 用VerilogHDL语言设计实现4位串行数字加法器和4位并行加法器，在ModelSim上仿真实现。（2）用连续赋值语句实现4位并行进位的全加器，并完成modelsim下的功能仿真。（1）用连续赋值语句实现4位串行进位的全加器，并完成modelsim下的功能。1. 掌握数字加法器的工作原理和逻辑功能。

要求首先使用Modelsim软件进行功能仿真，然后使用VIVADO软件综合，并下载到开发板进行电路功能测试。1.采用VerilogHDL语言编程实现输入4位二进制，输出是8位数码管显示码。5.用VIVADO综合并将电路下载到开发板进行电路功能测试。3.分别设计4位二进制数自动生成模块和数码管的译码模块。4.在顶层文件将2个电路模块实例化，并进行相应的连线。从仿真图上可以看出，对于相应的输入，输出结果是正确的。2.用Modelsim进行功能仿真。拨动SW0~7，显示对应的数字。拨动SW8~15，显示的结果。

在顶层设计中，将SW与所设计的mux的输入关联，led与所设计的mux的输出关联。3. 参照vivado开发设计流程文档，依次在工程中加入LED_P2S.ngc和LED_P2S_IO.v（用于led显示），clk_div.v（时钟模块），MUX-top.v（顶层模块），依次完成以下步骤：综合、管脚映射、实现、生成bit流文件。设计二选一数据选择器，并验证该电路功能。2. 设计顶层电路，关联外设，在vivado下完成综合等设计步骤，下载至Sword实验系统验证电路功能，熟悉vivado操作流程。

选择File>New>Preject创建一个新工程，弹出的Create Project对话窗口，设置工程名字、路径等，一般。在工程窗口空白处单击鼠标右键，选择Add to Project>New File，创建新的testbench测试文件，ux41_tb，单击右键，然后选择Add>To Wave>All Items in region。1. 实现2选1数据选择器，并编写测试文件进行功能仿真，观察输出波形。2. 实现D触发器，并编写测试模块。选择工程文件中的测试文件，并打开波形窗口，可以。

9. (单选题)下面两段代码中信号in、q1、q2、q3的值分别是0、1、2、3，那么经过1个时钟周期后，左边程序q3的值和右边程序q3的值分别变为（ ）。写出表达式以实现图1对应电路的逻辑功能assign out=______________________.下列代码采用时钟正沿触发且reset异步下降沿复位的代码描述是（ ）。过程语句中语句条数多于一条时，语句必须被写到语句块中。D:过程语句中被赋值的信号类型必须是连线型。C:测试模块testbench;else和case;

(1) reg(2) wire(1) 常量假设某4比特位宽的变量a的值为4’b1010，请分别给出下列运算表达式的结果。（3）!逻辑反|| 按位逻辑或| 逻辑或逻辑运算：大于1位，只有全0的时候才为0，只要有1位1就为1A. 对B. 错正确答案:错。

1.(填空题)下图数字集成电路设计流程中空白处缺少的两部分功能分别是 和。(1) RTL编码(2) 功能验证2.(填空题)HDL发展至今，已出现了上百种硬件描述语言，_______和________是目前主要的两种硬件描述语言。(1) VHDL。

【代码】【Verilog】testbench的编写。

File--->Open--->打开工程目录（默认在./simulation/modelsim）.mpf文件，如下图。右键testbench，Add Wave，快速添加。点击Optimization Options。问题：仿真波形没有结果。怎么打开原来已有的工程。

冯诺依曼体系结构设计思想：采用二进制表示数据和指令存储程序和程序控制（核心）有运算器、存储器、控制器、输入设备、输出设别五大部件组成如何设计CPU？存储器---->寄存器MIPS 20条 RISCy=ax+b-cLOAD [09H]MUL [0CH]ADD [0AH]SUB [0BH]STOR [0DH]PRINTHLT如何区分指令和数据？时间，取指周期---指令，执行周期---数据。

ASIC(Application Specific Integrated Circuit)----专用集成电路。CPLD(Complex Programmable Logic Device)----复杂可编程逻辑器件。HDL(Hardware Description Language)----硬件描述语言。EDA(Electronic Design Automation)----电子设计自动化。例1：用Verilog HDL描述4位和32位的与逻辑。例2：用Verilog HDL描述4位和8位移位寄存器。