如图所示为HC4051芯片小板（淘宝都可买到）
功能应用：将3个IO口，通过排列组合的方式扩展到8和IO口。注：Y0~Y7之中同一时间只能有1个通道可以输出.
工作原理：通过S0、S1、S2输入信号的排列组合，决定Z与Y0~Y7中的某一个通道导通
| VEE | -0V | VEE | ||
| VCC | 5V | VCC | ||
| GND | -0V | GND | ||
| Z | Y0~Y7公共端 | Y0 | 输出0 | |
| S0 | 输入1 | Y1 | 输出1 | |
| S1 | 输入2 | Y2 | 输出2 | |
| S2 | 输入3 | Y3 | 输出3 | |
| E | 使能 | Y4 | 输出4 | |
| Y5 | 输出5 | |||
| Y6 | 输出6 | |||
| Y7 | 输出7 | |||
以0为没有信号、1为有信号表示，输出列表如下表所示：
| S0 | S1 | S2 | 输出通道 |
| 0 | 0 | 0 | Y0 |
| 1 | 0 | 0 | Y1 |
| 0 | 1 | 0 | Y2 |
| 1 | 1 | 0 | Y3 |
| 0 | 0 | 1 | Y4 |
| 1 | 0 | 1 | Y5 |
| 0 | 1 | 1 | Y6 |
| 1 | 1 | 1 | Y7 |
注意事项：当你输入信号数量小于3个的时候，空的S1、S2一定要接0V，否则输出信号不稳定
Y0~Y7输出口与VCC/VEE之间测量高低电平。若Z接高电平，则Y0~Y7与Vee之间产生信号；若Z接低电平，则Y0~Y7与VCC之间产生高低电平
扫一扫
1667
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
