浅谈半导体工艺变革

原创

已于 2024-05-18 10:29:28 修改 · 2.3w 阅读

111

文章标签：

#材料工程 #职场和发展

于 2020-05-24 11:22:28 首次发布

浅谈半导体工艺变革

MOSFET基础

纯净的硅中所有的价电子都参与了成键（下图(a)），里面没有自由电子是很少的，所以是电的不良导体。但它的导电性可以通过在硅晶格中引人称为掺杂剂(dopant)的少量杂质来提高。掺入V族元素的杂质（如As），含五个价电子，它将在晶格中取代一个硅原子，因此它仍然和它周围的四个硅原子形成共价键，但第五个价电子与As原子之间的束缚却很弱，如下图(b) 所示。室温下的晶格热振动足以使这个电子自由运动，由此形成一个带正电的As⁺ 离子和一个自由电子。这个自由电子可以携带电流，因而提高了材料的导电性，我们称这类半导体为 n型半导体，因为它的自由载流子是带负电荷的电子。

与此类似掺入III族元素的掺杂剂（如B）含三个价电子，如下图©所示。这一掺杂剂原子能从相邻的硅原子中借一个电子，使这个硅原子因此缺少一个电子。这个硅原子接着又从它相邻的硅原子中借一个电子，以此类推，就能使这个缺失的电子即“空穴" (hole)在晶格中传播。空穴的作用像一个带正电荷的载流子，这类半导体为p型半导体。

了解了n，p型半导体的由来，就好理解pn结二极管了。顾名思义，pn结就是p型半导体和n型半导体形成的结，如下图所示。pn结二极管的一大特性就是单向导电性，当阳极（Anode）的p型半导体的电压高于阴极（Cathode）的n型半导体，二极管正向偏置(forward biased) , 就会有电流流过；而当阳极电压低于或等于阴极电压时，二极管处于反向偏置(reverse biased) , 此时几乎没有什么电流。记住这个特性，是半导体非常基础也非常重要的一大特性。

讲完了pn结二极管，就可以进一步了解MOS管了。金属氧化物－半导体(MOS)结构是通过把几层导电和绝缘材料叠在一起形成类似三明治的结构而构成的。这些结构采用一系列的化学处理步骤制造，包括硅氧化、选择性掺杂、淀积和刻蚀金属线及接触。晶体管制造在近乎无暇的圆片上，这些圆片又薄又平，直径为15 -30 cm。CMOS工艺提供两种类型的晶体管，它们也称为器件(device): n型晶体管(nMOS)和p型品体管(pMOS)。晶体管的工作是由电场控制的，所以这些器件又称为**金属氧化物半导体场效应晶体管(MOSFET)**或简称为 FET。下图展示了这两种晶体管的横截面和符号。其中n⁺和p⁺区域表示重掺杂的 n型和p型硅。

上面只是讲了MOS管是什么样的构造，却没讲到MOS管为啥是这个结构，这个要仔细讲的话会比较复杂，我们只需要知道粗略的原理就行。可以想象这是一个三端器件，其中source和drain是主要导通的两端，而gate则是控制端，根据pn结的单向导电性，S端和D端中间隔着的，要么是npn，要么是pnp，是无法直接导通的，但是此时加入一个控制端G，通过对它加上合适的电势，可以使得衬底（bulk Si）在靠近Gate层的地方发生反型。什么叫反型，就是p型变n型，或者n型变p型。这样使得原本无法导通的S，D端变成可以导通的了。事实上，这种反型发生在bulk Si与Gate端接近的上表面薄薄的一层，且会随着两端电势分布，这种结构有些类似于一条沟道把S，D两端连起来了，所以称此结构为沟道（channel）。下图展示了一个MOS管随着Gate端电压变化的不同工作状态，当V_gs>V_t时，沟道才会形成。

有了MOSFET的基础，就可以用MOS管搭建一些组合的逻辑电路，比如反相器，与非门，或非门，异或门之类的，总之都是一些开关器件、逻辑器件。下图就是一个反向器的示意图：

其相应的MOS管结构为：

![图6]](https://img-blog.csdnimg.cn/20200522220755915.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3lldHdhbm5n,size_16,color_FFFFFF,t_70#pic_center)

这是一个典型的反相器的截面图，左右各为一个nMOS和pMOS管，而Substrate Tap和Well Tap是分别给衬底和相应的阱接电位的电极。当然这只是简单的结构，真实的工艺执行时，晶体管的结构不一定严格的按照上图所示，而是会有一些其它的考量，比如有兼容数字模拟信号开发的三阱工艺，也有对电极接触的金属化，也有引入浅沟槽隔离（STI）提升集成度的。总之，实际的工艺会有各种细节的调整，但是基本原理是和以上一致的。

传统MOS工艺的缺陷

本来有着以上的基本原理，再配合一些工艺细节，制造的器件肯定能满足实际需求。然而，技术和需求都是不断演进的，更高的集成度，更快的响应速度，更低的消耗功率，这些都是实实在在的需求。当年戈登·摩尔（Gordon E. Moore）就预测，集成电路中的晶体管数量将会每两年翻一番（这也是广为人知的摩尔定律）。通过使晶体管更小，可以在硅晶片上制造更多的电路，因此电路变得更便宜。沟道长度的减小可以实现更快的开关操作，因为电流从漏极流到源极需要更少的时间。半导体发展至今，无论是从结构和加工技术多方面都发生了很多的改进，半导体器件的规格在不断的缩小，芯片的集成度也在不断提升，工艺制程从90nm、65nm、45nm、32nm、22nm、14nm、10nm、到现在的7nm(对应都是MOS管栅长)，目前也有了很多实验室在进行一些更小尺寸的研究。随着MOS管的尺寸不断的变小，沟道的不断变小，出现各种问题，如阈值电压效应、泄漏等。

对于长沟道器件，沟道四边的“边缘效应”几乎可以忽略不计。对于长沟道器件，电场线垂直于沟道的表面。这些电场由栅极电压和背栅极电压控制。但是，对于短沟道器件，漏极和源极结构更靠近沟道，特别是当沟道中的纵向电场进入时。纵向电场由漏源电压控制。纵向电场平行于电流流动方向。如果沟道长度不大于源极和漏极耗尽宽度的总和，则该器件称为短沟道器件。由于短沟道中二维电势分布和高电场，会产生各种不良影响。这里列出两种典型的短沟道效应（SCE）：

载流子速度和迁移率降低

沟道中的电子漂移速度与较低电场值的电场成比例。这些漂移速度往往会在高电场饱和。这称为速度饱和度。对于短沟道器件，纵向电场通常也增加。在这样的高电场下，发生影响MOSFET的I-V特性的速度饱和。对于相同的栅极电压，MOSFET的饱和模式在较低的漏 - 源电压值和饱和电流降低的情况下实现。由于较高的垂直电场，沟道的载流子离开氧化物界面。这导致载流子迁移率的降低和漏极电流的降低。