在IC DFT设计中，边界扫描（Boundary Scan，简称bscan）链通常不包含哪些类型的pad？

最新推荐文章于 2025-08-07 11:09:29 发布
最新推荐文章于 2025-08-07 11:09:29 发布
阅读量317 收藏 3
点赞数 4
CC 4.0 BY-SA版权
文章标签： 单片机 stm32 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yumingqinglong/article/details/149666642

在IC DFT设计中，边界扫描（Boundary Scan，简称bscan）链通常不包含以下类型的pad：

1. 电源和地引脚（VCC/GND）

  • 原因：电源和地引脚不传输数据信号，仅用于供电和参考电平，因此无需进行边界扫描测试。
  • 标准依据：IEEE 1149.1标准明确规定，边界扫描单元（Boundary-Scan Register, BSR）仅插入在数据信号引脚（输入/输出）附近，电源和地引脚被排除在外。

2. JTAG测试引脚（TDI、TDO、TMS、TCK、TRST）

  • 原因：这些引脚属于测试访问端口（Test Access Port, TAP），用于控制边界扫描链的操作，而非被测试的信号引脚。
  • 功能：
    • TDI（测试数据输入）：用于向边界扫描链输入数据。
    • TDO（测试数据输出）：用于从边界扫描链输出数据。
    • TMS（测试模式选择）：控制TAP状态机的转换。
    • TCK（测试时钟）：驱动边界扫描操作。
    • TRST（测试复位，可选）：复位TAP控制器。
  • 标准依据：IEEE 1149.1标准定义TAP为专用测试接口，其引脚不参与边界扫描链的信号捕获或驱动。

3. 模拟信号引脚

  • 原因：模拟信号（如模拟电压输入、时钟输入、复位等）通常不参与数字边界扫描测试，尤其是当它们不涉及数字逻辑交互时。
  • 例外：若模拟引脚需与数字逻辑交互（如混合信号芯片中的数字控制接口），则可能需特殊处理，但传统边界扫描链仍不包含此类引脚。

4. 专用测试引脚

  • 原因：某些芯片设计可能包含专用测试引脚（如用于内建自测试（BIST）或特殊调试模式的引脚），这些引脚的功能独立于边界扫描测试，因此无需串入bscan链。

5. 差分信号引脚

  • 原因：高速差分信号（如LVDS、PCIe等）可能采用特殊测试方法（如眼图测试），而非传统边界扫描链的串行移位测试。
  • 处理方式：此类引脚可能通过专用测试模式或协议进行测试，而非依赖bscan链。

总结表格

pad类型是否串入bscan链原因
电源/地引脚（VCC/GND）否无数据信号传输，仅用于供电和参考电平。
JTAG测试引脚（TDI/TDO等）否属于TAP接口，用于控制bscan链，而非被测试对象。
模拟信号引脚否不参与数字逻辑交互，或采用专用测试方法。
专用测试引脚否功能独立于边界扫描测试（如BIST、调试模式）。
差分信号引脚否采用特殊测试协议（如眼图测试），而非串行移位。

扩展说明

  • 边界扫描链的核心功能：边界扫描链主要用于测试芯片引脚与外部电路的互连性（如PCB走线开路/短路），以及内部逻辑的故障（如Stuck-At、Transition故障）。因此，仅需关注数据信号引脚。
  • 设计实践：在DFT流程中，需通过工具（如Tessent、DFT Compiler）自动排除上述pad类型，确保测试向量生成和复用的效率。
yumingqinglong
关注
【Verilog基础】DFT（Design for Test）可测性设计的一些基础概念
悟已往之不谏 知来者之可追
08-05 2669
DFT（Design for Test）可测性设计的一些基础概念
DFT 问答 III
diedai7174的博客
09-07 2199
1.Boundary scan Boundary Scan就是我们俗称的边界扫描。Boundary Scan是上世纪90年代由Joint Test Action Group（JTAG）提出的，它的初衷是为了解决在PCB上各个大规模集成电路间的信号互联测试需求，所以往往也被叫做JTAG（JTAG更是指由IEEE1149.1标准规定的4线接口极其控制逻辑如TAP、TDR等）。现在JTA...
探索BScan：一个强大的网络安全扫描工具
gitblog_00093的博客
04-11 661
探索BScan：一个强大的网络安全扫描工具 去发现同类优质开源项目:https://gitcode.com/ **** 是一款开源的网络扫描工具，由broken5开发并维护。它基于Go语言，专为自动化安全测试和日常漏洞发现而设计。借助BScan，您可以对目标系统进行深度安全评估，发现潜在的弱点，以提升网络防御能力。 技术剖析 BScan的核心特性在于其模块化的架构。以下是其主要技术亮点： 高速扫...
HTTP扫描器Bscan_从入坑到放弃
soldi_er的博客
04-07 3965
文章目录初识Bscan使用说明书Web扫描器问题、Bscan的特性1.基础参数2.指纹识别3.黑名单机制4.自定义Poc应用指南实验测试 初识Bscan   邂逅：文章《一次从内网到外网，黑盒到白盒的批量挖洞经历 》中提到：用Goby对内网网段收集存活ip和端口。用webalivescan批量扫一下Goby得的存活ip，获取标题，web指纹识别和简单的爆破一些目录。虽然很多文章看似运气，但工具无罪，看看用到的工具。   “bscan的是一款强大、简单、实用、高效的HTTP扫描器。”   工具地址：htt
探索网络安全新维度：bscan - 异步目标枚举工具
gitblog_00011的博客
05-27 487
探索网络安全新维度：bscan - 异步目标枚举工具 bscanan asynchronous target enumeration tool项目地址:https://gitcode.com/gh_mirrors/bsc/bscan 项目简介 bscan 是一个强大的命令行工具，专为进行主动信息收集和服务枚举而设计。它的核心特性在于异步地启动已知扫描工具的进程，并将结果重新组织成高亮的控制台输出...
IP系列之bscan讨论
jinkai0822的博客
10-31 919
IP系列之bscan讨论
BSCAN1：Intruoduction to Tessent Boundary Scan
qq_40178082的博客
03-18 1004
由于表面贴装器件（SMD）的普及，印刷电路板（PCB）的在线测试（In-circuit test）已经变得不那么有效。边界扫描（Boundary Scan）技术提供了在线测试的优势，而无需物理访问电路板上的电气网络。通过添加边界扫描逻辑，您可以检测到大多数电路板制造过程中的故障：错误的元件缺失的元件方向错误的元件引脚卡住、短路或开路的元件焊接失败(Failed wire bonds)
MBIST DFT测试概念
bandao6867的博客
11-27 1万+
参考博文：https://blog.csdn.net/fengxiaocheng/article/details/80904573 和 https://blog.csdn.net/u011729865/article/details/52756474 三种基本的测试（概念来自参考文档）： 1. 边界扫描测试；boundary scan test。测试目标是IO-PAD，利用jtag接...
FPGA中所有tile介绍
ljjjjjjjjjjj的博客
12-04 674
FPGA中包含的tile类型，以xinlinx 7k为例，可以通过f4pga项目中的原语文件夹查看，主要包含以下这些：
DFT 中 boundary scan详解
Loving_enjoy的博客
10-10 1353
例如，对于一个电路板上的两个芯片A和B，如果芯片A的某个输出引脚应该与芯片B的某个输入引脚相连，通过边界扫描技术，可以在芯片A的输出引脚对应的BSC中加载一个已知的测试数据（如逻辑1），然后在芯片B的输入引脚对应的BSC中捕获数据。- 例如，对于一个具有特定功能的数字逻辑电路（如一个实现特定算法的组合逻辑电路），可以通过边界扫描技术将代表输入值的测试数据加载到与该逻辑电路输入相连的边界扫描单元中，然后经过内部逻辑运算后，在与输出相连的边界扫描单元中捕获输出数据，检查是否与预期的算法结果一致。
Bscan 开源项目使用手册
gitblog_00961的博客
09-10 416
Bscan 开源项目使用手册 项目简介 本手册旨在提供关于bscan项目的详细指南，一个由 welchbj 开发的开源工具。该项目的具体功能与用途未在提供的引用中明确说明，但基于其GitHub命名习惯推测，它可能与网络扫描或某种形式的数据分析相关。下面将根据一般开源项目的结构，详细介绍其目录布局、启动文件以及配置文件的使用。 1. 项目的目录结构及介绍 由于原始提问没有提供实际的项目内部结构信息，...
DFT，可测试性设计--概念理解
学而不思则罔，思而不学则殆
10-08 5万+
工程会接触DFT。需要了解DFT知识，但不需要深入。三种基本的测试（概念来自参考文档）： 1. 边界扫描测试；boundary scan test。测试目标是IO-PAD，利用jtag接口互连以方便测试。（jtag接口，实现不同芯片之间的互连。这样可以形成整个系统的可测试性设计。） 2. 内建自测试BIST；（个人理解：模拟IP的关键功能，可以开发BIST设计。一般情况，BIST造成系统复杂度大
用 keybd_event 在WINCE 下实现按键功能
huyan1983的专栏
12-21 1529
1。定义wince的按键自己可以写一个按键驱动，很简单，当有按键时用keybd_event函数例如：定义一个左按键时，在按下按键时:keybd_event (VK_LEFT ,0x25, KEYEVENTF_SILENT, 0);在松开按键时：keybd_event(VK_LEFT ,0x25, KEYEVENTF_SILENT | KEYEVENTF_KEYUP, 0);------------
DBSCAN聚类算法——机器学习（理论+图解+python代码）
热门推荐
huacha__的博客
07-26 20万+
一、前言 二、DBSCAN聚类算法 三、参数选择 四、DBSCAN算法迭代可视化展示 五、常用的评估方法：轮廓系数 六、用Python实现DBSCAN聚类算法 一、前言 去年学聚类算法的R语言的时候，有层次聚类、系统聚类、K-means聚类、K中心聚类，最后呢，被DBSCAN聚类算法迷上了，为什么呢，首先它可以发现任何形状的簇，其次我认为它的理论也是比较简单易懂的。今年在python...
xilinx fpga硬件调试
feifansong的博客
05-15 1万+
fpga硬件调试 (一)----mark_debug最近两个月开始用Vivado做项目，之前一直用ISE开发，个人觉得ISE方便好用，而Vivado编译又慢，还占内存，打开一个工程就需要好半天，可视化界面感觉也没什么用处，不如模块化的代码来的简单，而且还有一些bug。无奈xilinx公司不再开发ISE，到14.7就结束了，以后的芯片只能用Vivado做设计了，只能用...
探地雷达(GPR)详解
weixin_43921684的博客
11-15 3万+
探地雷达(GPR)详解 探地雷达（GPR）是一种可探测地下目标的有效手段，是一种无损探测技术，探测速度快，操作方便灵活，应用于许多工程勘察领域。 探地雷达组成部分 探地雷达主要由主机（主控单元）、发射机、发射天线、接收机、接收天线五部分组成。主机是采集系统，用于向发射机和接收机发送一系列控制命令。发射机根据命令向地下发射电磁波，接收机根据命令进行数据采集。发射和接收天线则用于发射和接收电磁波。经过采样和A/D转换，接收的反射信号转换成数字信号被显示和保存。（下图是探地雷达的形象图，转自其他博客，侵删） 探
vivado应用hardware manager进行JTAG调试常见问题
晨曦微露
10-14 2万+
一、连接问题 有时会无法连接target，可能的原因。 A.目标硬件可能无法运行在缺省的target频率。 可以调整硬件target或者线缆的TCK管脚时钟频率。不同器件的特性可能不同。 B. IR(instruction register)长度不符 Vivado工具自动设置不同器件的IR长度，可能与实际不符...
Xilinx公司原语的使用方法
phenixyf的专栏
01-19 4万+
Xilinx公司原语的使用方法 原语，其英文名字为Primitive，是Xilinx针对其器件特征开发的一系列常用模块的名字，用户可以将其看成Xilinx公司为用户提供的库函数，类似于C++中的“cout”等关键字，是芯片中的基本元件，代表FPGA中实际拥有的硬件逻辑单元，如LUT，D触发器，RAM等，相当于软件中的机器语言。在实现过程中的翻译步骤时，要将所有的设计单元都转译为目标器件中的基本元
WD6208资料和引脚图
最新发布
wrgvxsi的博客
08-07 176
电路输入兼容TTL/CMOS电平，具有良好的抗干扰性能;内部逻辑控制电路可控制马达的正向旋转、反向旋转和制动;该电路的功率管可通过典型的连续电流100mA;电路中内置的位二极管可以释放感性负载的反向冲击电流。输出内置位二极管，适用于感性负载控制和驱动集成到一个单一的IC具有引脚高压保护功能抗静电容量:4000V(HBM)工作温度范围:-40°C~+85°C。*TTL/CMOS输出电平兼容，可直接连接到CPU。各通道连续电流输出能力(典型值:100mA)输出有正转、反转、制动、高阻四种状态。
如何在Tessent Scan & ATPG工具中配置和使用扫描链以进行有效的芯片测试？
11-10
Tessent Scan & ATPG工具为集成电路测试提供了强大的支持，特别是扫描链配置和测试向量生成。为了深入掌握这些工具的使用，推荐查阅《Mentor Graphics Tessent Scan & ATPG 用户手册》。这份手册提供了关于如何在软件版本2018.3中配置扫描链的详尽指导。 参考资源链接：[Mentor Graphics Tessent Scan & ATPG 用户手册](https://wenku.csdn.net/doc/4hrkeain68?spm=1055.2569.3001.10343) 首先，打开Tessent Scan & ATPG工具，进入其用户界面。您需要创建一个新的测试项目，并选择您的芯片设计文件。接着，您可以设置扫描链参数，包括扫描链的长度、链中扫描单元的类型以及它们之间的连接方式。确保这些设置满足您的测试需求，例如提高测试效率和增强缺陷检测能力。 在配置扫描链时，Tessent Scan 提供了一系列命令和接口，允许用户定义扫描链参数，并进行扫描链插入和优化。ATPG 部分则负责生成测试模式，这些模式将被扫描链用以检测芯片内部的故障。在ATPG 配置过程中，您可以选择不同的测试算法，优化测试数据的生成速度和质量。最后，通过模拟测试运行，验证扫描链配置和测试向量的有效性。 为了更好地掌握这些操作，建议在 Mentor Graphics 的官方文档中仔细阅读相关章节，并遵循其提供的最佳实践。这些文档中不仅包含对工具操作的详细解释，还提供了许多案例研究和故障排除技巧，这对于解决实际问题非常有帮助。 当您完成了扫描链的配置和ATPG 测试向量的生成后，您就可以执行实际的芯片测试了。使用Tessent Scan & ATPG工具，您可以观察测试结果，分析故障点，并据此对芯片设计进行改进。整个过程不仅是对芯片功能的验证，也是对DFT工具和测试流程的一次实际演练。 在项目完成后，若希望进一步深化技术理解和操作熟练度，建议您参考《Mentor Graphics Tessent Scan & ATPG 用户手册》的高级章节，或者参与由 Mentor Graphics 提供的相关培训课程，这样可以更好地掌握集成电路测试的前沿技术和方法。 参考资源链接：[Mentor Graphics Tessent Scan & ATPG 用户手册](https://wenku.csdn.net/doc/4hrkeain68?spm=1055.2569.3001.10343)
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值