FPGA/ZYNQ7010图像处理实战项目（包括HDMI显示环境搭建、图像转换、基本处理和神
经网络识别等九个项目）
## FPGA图像处理实战：从HDMI到MNIST识别的硬核之旅
搞过FPGA的都知道，这玩意儿不搞点实战项目就像练武不扎马步。最近用ZYNQ7010折腾了九个图像
处理项目，从显示驱动到神经网络识别，全是能写进简历的硬货。直接上干货，老规矩，边撸代码边聊。
**#1 HDMI显示环境搭建**
先搞定PL端的时钟管理，Vivado里配个Video Timing Controller，重点是这个AXI4-Stream转Vide
o Out核：
```verilog
// 时钟域切换关键代码
video_out #(
.VIDEO_ID_CODE(4), // 1080p
.BIT_WIDTH(8)
) u_video_out (
.pixel_clk(pclk),
.video_data({r_out, g_out, b_out}),
.hsync(hsync),
.vsync(vsync),
.de(de)
);
```
这个核最坑的是跨时钟域同步，实测中发现如果AXI时钟和视频时钟不同源，得手动插入FIFO做缓
冲。调通后看到HDMI输出雪花点的瞬间，比中彩票还刺激。
**#3 RGB转灰度时发现玄机**
YUV转换公式Y = 0.299*R + 0.587*G + 0.114*B，但FPGA做浮点运算太奢侈。改成定点运算：
```verilog
// 移位操作替代浮点
assign gray = ( (R << 1) + (R << 3) // 0.299 ≈ 77/256
+ (G << 2) + (G << 1) + G // 0.587 ≈ 150/256
