
. . .
1 引言
1.1 设计背景
1.2 VHDL 简介
硬件描述语言已经有几十年的发展历史,并且在系统的仿真、验证和设计、
综合等方面得到成功的应用。目前常用的硬件描述语言有 VHDL、Verilog HDL、
ABEL 等
[2][3][4]
。VHDL 则起源于 20 世纪 70 年代末和 80 年代初,美国国防部提出的
VHSIC 计划,目标是为下一代集成电路的生产、实践阶段性的工艺极限和完成 10
万门级以上的电路设计而建立一种新的描述方法
[5]
。 VHDL 的英文全称为
Very-High-Speed Integrated Circuit Hardware Description Language,是 IEEE
标准化的硬件描述语言 ,并且已经成为系统描述的国际公认标准 ,得到众多 EDA
公司的支持。
VHDL 具有很多的优点使它能够被大多数人认可,被广泛应用在逻辑电路的设
计方面,并且成为了标准化的硬件描述语言,其优点如下:
<1>功能强大和设计灵活。一个简洁的使用 VHDL 语言编写的程序就可以描述
一个复杂的逻辑电路,因为 VHDL 拥有强大的语言结构 。VHDL 多层次的设计描述
[6]
功能可以有效地控制设计的实现 ,支持设计库和可重复使用的元件生成 ,还支持
多种设计方式,如层次化设计、模块化设计和同步、异步和随机电路设计。
<2>与具体器件无关。用 VHDL 设计硬件电路时不用先确定设计要用到哪种器
件,也不用特别熟悉器件的内部结构,这样可以使设计人员专注于进行系统设计。
设计完成后,可以根据消耗的资源选择合适的器件,而不造成资源的浪费。
<3>很强的移植能力。VHDL 由很多不同的工具支持,同一个设计的程序可以
在包括综合工具、仿真工具、系统平台等工具中使用。
<4>强大的硬件描述能力。VHDL 可以描述系统级电路和门级电路,而且描述
方式多样,可以采用行为描述、寄存器传输描述或者结构描述,也可以用其混合描
述方式。同时,VHDL 可以准确地建立硬件电路模型,因为它支持惯性延迟和传输