组成原理课程设计-16模型机-指令及程序计数器设计-三选一MUX

组成原理课程设计报告一份,指令系统及程序计数器设计,融会贯通计算机组成原理课程的内容，通过知识的综合运用，加深对计算机系统各个模块的工作原理及相互联系的认识； 学习运用VHDL进行FPGA/CPLD设计的基本步骤和方法，熟悉EDA的设计、模拟调试工具的使用，体会FPGA/CPLD技术相对于传统开发技术的优点； 培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。 计算机组成原理课程设计的核心是构建一个16位模型机，其中包含了特定的指令系统和程序计数器（PC）的设计，以及三选一MUX（多路复用器）的实现。设计目标是深入理解计算机系统各组件的工作原理，掌握VHDL编程用于FPGA/CPLD设计，并熟悉EDA工具的使用。 1. **指令系统设计**： - 8号指令（ADD A, #II）：这是一个算术运算指令，采用立即数寻址方式，将立即数II加到累加器A中。 - 26号指令（OR A, @R?）：这是逻辑运算指令，使用寄存器间接寻址，累加器A与间址存储器的值进行逻辑"或"操作。 - 38号指令（WRITE EM）：该指令采用寄存器直接寻址，将累加器A中的数据写入外部地址EM。 2. **程序计数器（PC）设计**： - PC的功能是提供下一条要执行指令的地址，或者基于PC内容计算操作数地址。在顺序执行程序时，每次读取指令后，PC会自动递增，指向后续指令的地址。 3. **三选一MUX设计**： - 三选一MUX能够根据控制信号选择三个输入中的一个作为输出，它可以实现高电平、低电平或高阻态三种状态的输出。 4. **微操作控制信号**： - XRD：用于从外部设备读取数据。 - EMWR/EMRD：控制程序存储器EM的读写。 - PCOE：将PC值送至地址总线ABUS（MAR）。 - IREN：将EM中的数据送入指令寄存器IR。 - EINT：中断返回时清除中断响应和请求标志。 - ELPM：控制PC的输出，影响程序跳转。 - FSTC/FCLC：设置或清除进位标志位CY。 - MAREN/MAROE：控制地址寄存器MAR的读写。 - OUTEN：将数据总线DBUS上的数据送至输出端口寄存器。 - STEN：将数据存入堆栈寄存器。 - RRD/RWR：读写寄存器组。 - CN：控制运算器是否带进位移位。 - FEN：将标志位存入ALU内部的标志寄存器。 - WEN：将数据送入工作寄存器W。 - AEN：将数据送入累加器A。 - X2~X0/S2~S0：用于选择和译码操作寄存器或定义ALU操作。 5. **指令执行流程**： - 指令执行通常包含取指、译码、执行和回写等步骤。每个指令的执行过程由多个周期和节拍组成，每个阶段会有相应的微操作控制信号。 在课程设计过程中，学生不仅需要设计这些组件，还需要编写VHDL代码，通过EDA工具（如ModelSim、Quartus II等）进行仿真和调试，最终在FPGA或CPLD上实现硬件验证。这有助于学生理解数字系统设计的全过程，提升其在计算机系统设计方面的实践能力。