EDA复习题 (2).docx

【EDA技术】 EDA（电子设计自动化）技术是电子系统设计的重要工具，它涉及硬件描述语言（HDL）、设计输入、编译、仿真、综合、布局布线等流程，用于实现数字系统的自动化设计。在本题中，主要讨论了VHDL这种常用的HDL。 【VHDL】 VHDL（Very High-Speed Integrated Circuit Hardware Description Language）是一种用于描述数字系统的文本语言，用于电路设计、建模、仿真和验证。VHDL的数据对象包括信号（signal）和变量（variable），其语言设计文件的扩展名为`.vhd`，波形输入文件的扩展名为`.vwi`或`.wvf`。VHDL实体部分的端口模式用来说明信号的流动方向，有`IN`, `OUT`, `INOUT`等。 【VHDL设计流程】 设计过程中，常见的仿真有功能仿真和时序仿真，此外还有综合（synthesis）等步骤。VHDL的实体定义了模块的接口，包括输入、输出和双向端口，结构体（architecture）则描述了模块的功能。设计输入的表达方式有文本描述、原理图输入等，其中最常用的是VHDL文本描述。 【VHDL语法】 VHDL的信号赋值符号有`<=`，例如`idata <= "00001111"`。非法的标识符不能包含保留关键字，如`END`。时钟边沿检测通常使用`falling_edge`函数或条件语句来实现。VHDL的关键字`ARCHITECTURE`定义了设计的结构体部分。可以直接引用的数据类型包括`STD_LOGIC`。 【大规模可编程器件】 大规模可编程逻辑器件（FPGA）是EDA技术中的重要组成部分，Quartus II是Altera公司的FPGA设计软件，它的原理图文件后缀为`.vgs`，而编程文件可能为`.sof`。 【设计验证】 在设计输入完成后，应通过编译（compile）来检查设计文件的正确性。在Quartus II中，执行编译命令可以发现设计电路的错误。例如，使用`Create Default Symbol`命令创建符号，而`STD_LOGIC`类型的信号赋值可以用`idata <= X"AB"`，表示十六进制的赋值。 【编程题】 1. D触发器的VHDL描述通常包括一个过程（process），在时钟上升沿检测到有效的`clk`信号时，根据输入`D`更新输出`Q`。 2. 原理图的VHDL描述需要根据实际电路图的具体连接关系来编写，涉及到的可能是基本的逻辑门或组合逻辑电路。 3. 四选一多路选择器的VHDL设计中，需要根据`s1`和`s0`的取值来决定输出`y`等于`a`, `b`, `c`还是`d`，这可以通过条件语句实现。 4. 原理图的VHDL描述同上，需根据电路图分析输入输出关系，然后用VHDL代码来表达。 以上内容涵盖了EDA技术的基础知识，包括VHDL语言的基本元素、设计流程、语法特性以及基本的逻辑电路描述。这些知识点对于理解和使用EDA工具进行数字系统设计至关重要。