Design Compiler 实验
第 2 页，共 24 页
检查.synopsys_dc.setup 文件
DC 使用名为“.synopsys_dc.setup”的启动文件，用来指定综合工具所需要的一些初始化
信息。启动时，DC 会以下述顺序搜索并装载相应目录下的启动文件：
1)、DC 的安装目录；
2)、用户的 home 目录；
3)、当前启动目录。
1. 将实验文件拷至自己的工作目录：
u
u
n
n
i
i
x
x
%
%
c
c
d
d
~
~
u
u
n
n
i
i
x
x
%
%
c
c
p
p
–
–
r
r
/
/
c
c
a
a
d
d
/
/
L
L
a
a
b
b
s
s
/
/
s
s
y
y
n
n
o
o
p
p
s
s
y
y
s
s
/
/
d
d
c
c
/
/
D
D
C
C
_
_
1
1
_
_
2
2
0
0
0
0
4
4
.
.
1
1
2
2
.
.
/
/
2. 进入 risc_design 文件夹。用文本编辑器或者文本编辑命令 vi 打开.synopsys_dc.setup 文
件。
u
u
n
n
i
i
x
x
%
%
c
c
d
d
D
D
C
C
_
_
1
1
_
_
2
2
0
0
0
0
4
4
.
.
1
1
2
2
/
/
r
r
i
i
s
s
c
c
_
_
d
d
e
e
s
s
i
i
g
g
n
n
u
u
n
n
i
i
x
x
%
%
l
l
s
s
–
–
a
a
3. 检查以下语句是否在.synopsys_dc.setup 文件中。
set target_library "core_slow.db"
set link_library "* core_slow.db"
set symbol_library "core.sdb"
set sh_enable_line_editing true
z target_library 用于设置综合时所要映射的库，target_library 中包含有单元电路的延迟信
息，DC 综合时就是根据 target_library 中给出的单元电路的延迟信息来计算路径的延迟。
z link_library 是链接库，它是 DC 在解释综合后网表时用来参考的库。一般情况下，它和
目标库相同；当使用综合库时，需要将该综合库加入链接库列表中。
注意：在 link_library 的设置中必须包含’*’, 表示 DC 在引用实例化模块或者单元电路时
首先搜索已经调进 DC memory 的模块和单元电路，如果在 link library 中不包含’*’，DC
就不会使用 DC memory 中已有的模块，因此，会出现无法匹配的模块或单元电路的警
告信息(unresolved design reference)。
z symbol_library 为指定的符号库。symbol_library 是定义了单元电路显示的 Schematic 的
库。用户如果想启动 design_analyzer 或 design_vision 来查看、分析电路时需要设置
symbol_library。
z synthetic_library 是 DesignWare 综合库，在初始化 DC 的时候，不需要设置标准的
DesignWare 库 standard.sldb 用于实现 HDL 描述的运算符，对于扩展的 DesignWare，需
要在 synthetic_library 中设置，同时需要在 link_library 中设置相应的库以使得在链接的
时候 DC 可以搜索到相应运算符的实现。
z search_path 指定了综合工具的搜索路径。
图 1.2给出了实验将要用到的文件夹 risc_design的结构。实验的 HDL源代码(source code)
已经被转换为
ddc 格式，保存在子文件夹 unmapped 下。注意：在所有实验中，都必须在文
件夹下 risc_design 启动 Design Compiler。
VaseeGoo2018-04-19稳，这个教程很适合初学者
qq_188101252017-09-23老哥稳，这个教程很适合初学者
