VHDL数字系统复习资料

VHDL，全称Very High Speed Integrated Circuit Hardware Description Language，是一种用于数字系统设计的硬件描述语言，广泛应用于可编程逻辑器件（PLD）的设计和验证。以下是对VHDL及与其相关的数字系统设计知识点的详细解释： 1. **VHDL模块**： - **实体（Entity）**：实体描述了设计的接口，包括输入、输出端口，它相当于硬件设计中的“黑盒”概念。 - **结构体（Architecture）**：结构体定义了实体内部的逻辑实现，描述了实体如何工作。每个结构体都与一个实体对应，定义了实体内部的行为和结构。 2. **标识符（Identifiers）**：在VHDL中，标识符用于命名实体、结构体、信号、变量等，遵循特定的命名规则，如首字符必须是字母或下划线，后续字符可以是字母、数字或下划线。 3. **数据对象**： - **常量（Constants）**：不可改变的值，一旦声明不能修改。 - **变量（Variables）**：存储瞬时变化的数据，在进程中可被赋值。 - **信号（Signals）**：用于在设计的不同部分之间传递信息，具有延迟特性，通常用于描述硬件中的并行通信。 4. **VHDL语句**：包括赋值语句、条件语句（IF-THEN-ELSE）、循环语句（WHILE, FOR）、进程（Process）等，用于定义设计的行为。 5. **时序概念**： - **惯性延迟（Inertial Delay）**：当信号发生变化时，其新值需要一段时间才能稳定。 - **传输延迟（Transport Delay）**：信号从源到目的地的物理传播时间。 6. **可编程逻辑器件（PLDs）**： - **工厂可编程逻辑器件**：如PAL、GAL，出厂前已编程。 - **现场可编程逻辑器件**：如FPGA、CPLD，可在使用过程中重新配置。 7. **状态机（SM）和微程序**： - **状态机**：用于控制逻辑，描述系统的顺序行为。 - **微程序**：一种实现控制器的方法，通过微指令控制数据处理。 8. **VHDL的高级议题**： - **过程（Procedures）和函数（Functions）**：过程是无返回值的子程序，函数是有返回值的子程序。 - **属性语句（Attribute Statements）**：用于获取或设置实体、结构体、信号等的属性。 - **生成语句（Generate Statements）**：用于根据条件创建重复的结构。 - **读取文本文件**：VHDL可以与外部文件交互，读取或写入数据。 9. **硬件测试与可测试性设计**： - **组合逻辑电路测试**：检测组合逻辑电路的错误。 - **IEEE1149.1测试访问端口（JTAG）**：标准的边界扫描测试协议，用于测试和调试硬件。 10. **数字系统设计实例**： - **系统设计要求**：明确系统的目标和功能。 - **系统设计方案**：设计模块化，将系统分解为多个独立的子模块。 - **模块设计**：每个子模块的设计，包括输入输出、内部逻辑和功能描述。 在复习VHDL和数字系统设计时，要重点关注实体和结构体的使用、信号的处理、状态机的构建以及可测试性设计的概念。理解和熟练运用这些知识点是成功设计和实现数字系统的关键。同时，了解不同类型的PLDs及其应用，以及如何在VHDL中实现高级功能，如过程和函数，对于提升设计能力至关重要。