没有合适的资源?快使用搜索试试~ 我知道了~
本规范的目的是提高书写代码的可读性 可修改性 可重用性 优化代码综合和仿真的结 果 指导设计工程师使用VHDL规范代码和优化电路 规范化公司的ASIC/FPGA设计输入 从而做到 逻辑功能正确 可快速仿真 综合结果最优 可读性较好
资源推荐
资源详情
资源评论


















VHDL代码书写规范
1

目 次
13
5.1.12 Comments
........................................................
13
5.1.11.1 FSM 使用规定
................................................
13
5.1.11 FSM
有限状态机
................................................
13
5.1.10.2package 使用注意内容
...........................................
12
5.1.10.1 package 使用建议
..............................................
12
5.1.10 package
..........................................................
12
5.1.9.1 generic 使用注意内容
............................................
12
5.1.9 类属( generics)
......................................................
12
5.1.8.2 procedure 使用注意内容
..........................................
12
5.1.8.1 procedure 使用规定
..............................................
12
5.1.8 procedure
..........................................................
11
5.1.7.3 function 使用注意内容
...........................................
11
5.1.7.2 function 使用建议
...............................................
11
5.1.7.1 function 使用规定
...............................................
11
5.1.7 function
..........................................................
11
5.1.6.2比较运算符规定
................................................
11
5.1.6.1 表达式书写规定
................................................
11
5.1.6 运算符(operator)
....................................................
11
5.1.5.3 VHDL 语句使用注意内容
.........................................
10
5.1.5.2 VHDL 语句使用建议
............................................
7
5.1.5.1 VHDL各语句使用规定
.............................................
7
5.1.5 语句
..............................................................
6
5.1.4.3 实体使用注意内容
...............................................
6
5.1.4.2 实体使用建议
...................................................
4
5.1.4.1 实体
结构体使用规定
...........................................
4
5.1.4 实体
..............................................................
4
5.1.3.3 信号
变量使用注意内容
..........................................
4
5.1.3.2 变量使用建议
...................................................
4
5.1.3.1 信号不许赋初值
...............................................
4
5.1.3 信号和变量
.........................................................
4
5.1.2.3 数据使用注意内容
...............................................
3
5.1.2.2 数据及数据类型使用建议
.........................................
3
5.1.2.1类型使用规定
...................................................
3
5.1.2数据对象和类型
......................................................
3
5.1.1.6 信号命名有关建议
...............................................
2
5.1.1.5 信号名一致性规定
...............................................
2
5.1.1.4 信号名缩写的大小写规定
..........................................
2
5.1.1.3 信号名连贯缩写的规定
............................................
2
5.1.1.2标识符大小写规定
................................................
2
5.1.1.1标识符定义命名规定
..............................................
2
5.1.1 标识符 Identifiers)命名习惯
............................................
1
5.1 VHDL编码风格
..........................................................
1
5
规范内容
..................................................................
1
4
引用标准和参考资料
.........................................................
1
3
定义
.....................................................................
1
2
范围
.....................................................................
1
1
目的
.....................................................................
2

21
6.5 参数化元件实例
.........................................................
20
6.4 程序包书写实例
.........................................................
19
6.3 函数书写实例
..........................................................
17
6.2 VHDL 编写范例
.........................................................
17
6.1 VHDL保留字
...........................................................
16
6
附录
....................................................................
15
5.2.5 多赋值语句案例
三态总线
............................................
15
5.2.4 避免使用Latch
......................................................
15
5.2.3 考虑综合的执行时间
.................................................
14
5.2.2组合逻辑描述的多种方式
..............................................
14
5.2.1 资源共享问题
......................................................
14
5.2 代码编写中容易出现的问题
................................................
13
5.1 代码模块划分
..........................................................
13
5.1.13 TAB键间隔
.......................................................
13
5.1.12.1 Comments 使用建议
............................................
3

VHDL代码书写规范
1
目的
本规范的目的是提高书写代码的可读性 可修改性 可重用性 优化代码综合和仿真的结
果
指导设计工程师使用VHDL规范代码和优化电路 规范化公司的ASIC/FPGA设计输入 从而做
到
逻辑功能正确
可快速仿真
综合结果最优 可读性较好
2 范围
本规范涉及VHDL编码风格 规定 编码中应注意的问题
VHDL代码书写范例等
本规范适用于所有的采用VHDL代码进行设计的项目
3
定义
VHDL Very high speed IC Hardware Description Language, 甚高速集成电路的硬件描述语言
FSM
Finite Status Machine,有限状态机
simulate
仿真 通过输入激励在计算机上验证设计是否正确 包括RTL仿真和门级仿真
模拟 是指对一个物理器件的结构 功能或其他特性如延时特性等用抽象的语言或高级语言
如用C语言进行算法描述 所进行的建模
4
引用标准和参考资料
下列标准包含的条文 通过在本标准中引用而构成本标准的条文 在标准出版时 所示版本
均为有效
所有标准都会被修订 使用本标准的 各方应探讨使用下列标准最新版本的可能性
Mr,Kevin Shahill
USA
VHDL For Programmable Logic
5
规范内容
以下内容中 有关的保留字用黑体标识 对不作为审核的内容用 建议 字眼标识
5.1 VHDL编码风格
本章节中提到的VHDL 编码规则和建议适应于 VHDL 的任何一级
RTL behavioral,
gate_level)
也适用于出于仿真 综合或二者结合的目的而设计的模块
5.1
.1 标识符 Identifiers)命名习惯
1
剩余24页未读,继续阅读
资源评论


Askyland
- 粉丝: 0
上传资源 快速赚钱
我的内容管理 展开
我的资源 快来上传第一个资源
我的收益
登录查看自己的收益我的积分 登录查看自己的积分
我的C币 登录后查看C币余额
我的收藏
我的下载
下载帮助


最新资源
- 国家网络安全宣传周活动心得.doc
- 数据结构与算法(5)ppt课件.ppt
- 电子商务的求职信范文.doc
- 最新国家开放大学电大《文学英语赏析》网络核心课形考网考作业及答案.pdf
- 锅炉过热气温控制MATLAB及控制系统仿真.doc
- 网络系统集成概述.docx
- 从技术专家到领导者:管理转型指南
- 软件项目验收报告模板.doc
- 游戏开发团队建设培养.pptx
- 医学科研数据挖掘概述.ppt
- 销售项目管理LTC.ppt
- 有关计算机求职信三篇.docx
- 武汉大学网络营销()网络营销产品层次.pptx
- 中职-计算机基础教学工作总结.docx
- 无线网络勘察技术.ppt
- 电子商务项目成本效益分析方法研究.doc
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈



安全验证
文档复制为VIP权益,开通VIP直接复制
