在高速数字电路设计中，信号完整性（Signal Integrity, SI）是一个关键因素，它涉及到信号在传输过程中的质量。随着电子设备工作频率的不断提升，信号完整性问题变得更加突出。Cadence Allegro PCB SI（Signal Integrity）工具集成了多种仿真功能，其中TDR（Time Domain Reflectometry，时域反射法）仿真和阻抗仿真技术是非常重要的部分，它们帮助设计师预测和解决信号完整性问题。
TDR仿真是一种利用时域反射仪来测试传输线特性阻抗和发现传输线中不连续性的技术。当信号传输在介质中遇到阻抗不匹配时，部分信号将反射回源端。TDR通过测量信号传播时间和反射信号的幅度来分析传输线的特性阻抗和不连续性。在Cadence Allegro PCB SI中，通过TDR仿真可以搭建一个虚拟的TDR测试环境，然后在仿真环境中添加一个上升时间极短（一般小于100ps）、输出阻抗为定值（单边50Ω，差分100Ω）的激励信号，来观察输出端口的电压曲线。通过这些波形数据，可以分析待测电路（DUT）的阻抗特性。
阻抗仿真则是分析电路中阻抗随频率变化的情况，它帮助设计师在设计初期就预测电路板上各部分的阻抗特性，以确保信号在传输过程中不会因为阻抗不匹配而发生反射，进而影响信号的完整性。在Cadence Allegro PCB SI中，设计师可以通过阻抗曲线的生成，清晰地看到各段传输线的特征阻抗等参数。
接下来，让我们详细探讨文档中提到的几个关键知识点：
1. 搭建仿真环境
搭建仿真环境是进行TDR和阻抗仿真的第一步。在这个阶段，设计师需要将外部电路、传输线或接插件的Spice或S参数模型转换成Cadence软件能够识别的DML（Design Model Language）模型。这一转换工作可以通过Cadence SPB工具包中的Model Integrity软件来完成。完成模型转换后，设计师可以在SigXplorer工具中导入并使用这些模型进行仿真。
2. 解读单边TDR仿真波形
单边TDR仿真涉及的是单端信号传输线路的TDR测试。在仿真环境中，设计师会添加一个极短上升时间的激励信号，观察输出端口的电压波形，以分析传输线的特性阻抗和阻抗不连续点。通过对波形的解读，可以了解传输线的阻抗变化，进而调整设计以减少阻抗不匹配。
3. 差分TDR仿真
差分TDR仿真与单边TDR仿真相比，主要的区别在于差分TDR测试是针对差分信号传输线路进行的。在差分信号传输中，两条路径上的信号相位相反，因此在仿真时需要考虑两路信号的相互影响。差分TDR仿真能够帮助设计师了解差分传输线路的阻抗匹配情况和可能出现的反射问题。
4. 阻抗曲线的生成
阻抗曲线展示了传输线在不同频率下的阻抗特性，是理解信号完整性的重要工具。在SigXplorer中进行阻抗仿真时，系统可以生成单边和差分阻抗曲线。设计师可以根据这些曲线来评估传输线的阻抗匹配程度，以及信号在特定频率下的反射情况。
通过以上的步骤和方法，设计师能够利用Cadence Allegro PCB SI工具在设计阶段就识别和解决潜在的信号完整性问题，从而提升电路设计的可靠性和性能。这些仿真技术对于提高高速PCB设计的成功率和缩短产品上市时间至关重要。
