基于FPGA的HDB3编解码器的设计与实现(2010年)资源-CSDN下载

工程技术

论文

需积分: 50 18 浏览量 2021-05-22 06:58:30 上传评论收藏 67KB PDF 举报

资源推荐

资源详情

资源评论

基于 FPGA 的 HDB3 编解码器的设计与实现

韩德红孙筱萌张显才

空军雷达学院三系武汉

430019

摘要为了满足基带传输系统中传输码型无直流分量低频分量少便于提取定时时钟和具有一定的检

错能力等要求

选择

HDB3

码并结合

FPGA

集成度高速度快的特点

用

ALTERA

公司的

Cyclone

系列

FPGA

芯片

EP2C8T144C6

实现了

HDB3

编解码电路的设计该设计提高了整个通信系统的集成度克服了分立硬件电路带

来的抗干扰差和不易调整等缺陷实验结果表明系统的传输误码率低于

该设计可应用到实际的通信系

统传输中

关键词

HDB3

编解码现场可编程门阵列

VHDL

语言

中图分类号

TN431. 2

文献标志码

A DOI: 10.3969/ j.issn.1673-8691.2010.04.012

数字通信的任务是准确地实现数字信息的远

距离传输在一般的数字通信系统中先将原始

信息编码变为数字基带信号经过调制后再进

行传输在接收端解调后恢复出基带信号, 再

进行解码转换为原始信息由于实际的基带传输

系统中传送的距离越远高频分量的衰减就越

大同时信道中的隔直流电容和耦合变压器

阻止了直流分量的传输并对低频分量有较大的衰

减从而限制了信号的传输距离和传输质量因

此, 当数字信号进行长距离传输时, 一般要限制

信道中的高频低频和直流分量另外在传输

系统中, 为了节省频带一般不传输定时时钟信

息, 必须在接收端从相应的基带信号中提取因

而传输码型应利于接收端定时时钟的提取, 满足

接收端再生原始信息时的需要因此如何选择

传输码型, 对数字信号的传输质量就显得十分重

要 HDB3 码

(

high density bipolar

)

, 即三阶高密度

双极性码是 AMI 码

(

alternate mark inversion, 双

极性传号交替反转码

)

的改进型

1 2

HDB3 码的

优点是不含有直流成分低频成分少能克服多

个连零码的位定时信息不易提取的缺点, 提取同

步时钟方便, 并具有一定的检错能力是 CCITTG.

703 推荐的 PCM 基群二次群和三次群的数字传

输接口码型 HDB3 码可以由专用集成电路及相

应匹配的外围中小规模集成芯片来实现, 但集成

程度不高不易升级和维护用 FPGA 设计 HDB3

编解码器能将 HDB3 编解码和通信系统中的其

它电路如复接和分接电路集成在一个 FPGA

芯片上克服了分立硬件电路带来的抗干扰差和

不易调整等缺陷

1 HDB3 码编解码设计

1.1 HDB3

编码规则

从二进制的 NRZ 信息代码到HDB3 码的编码

规则

如下

)

将输入的 NRZ 消息代码转换成 AMI 码,即

输入代码的 0 仍变换为传输码的 0 ,而输入代码

中的 1 交替变为归零 RZ 的传输码的 +1 , 1

)

产生破坏节检查 AMI 码的连 0 数目当

连 0 的个数小于 4 时, 按 AMI 规则编码用 0 表

示信息 0 ,用符号B+ 和符号B 交替表示信息 1

否则, 将第 4 个 0 改为与前一非零符号同极性的

破坏符 V 例如 0000 为一节,使第 4 个 0 码变

为 1 码,用 V 脉冲表示, 0000 变为破坏节 000V

由于 V 的极性不同破坏节有 000V 和 000V+ 2

种形式

3 调整破坏节插入破坏符 V 后可能破坏

极性交替反转规律从而产生直流分量因此

必须保证相邻的 V 也应该极性交替如果所得序

列中相邻 2 个破坏符 V 之间 1 脉冲的个数为奇

数, 则能满足这个规律破坏节不需调整否则

需将后一个破坏节中的第一个 0 码变成 1 码,用

B 脉冲表示这时破坏节就变成 B00V 形式 B

脉冲的极性与其前一个 1 脉冲的极性相反而与

其后的 V 脉冲极性相同并让后面的非零符号的

极性从破坏符 V 开始交替变化保证多个 V 符

收稿日期 2010-03-26

作者简介

韩德红

(

1962

)

男副教授主要从事信号与系统研究

第卷24 第4期

2010 年月

空军雷达学院学报

Journal of Air Force Radar Academy

Vol.24

No.4

Aug.2010

文章编号

1673-8691

(

2010

)

04-0274-03

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余3页未读，立即下载

评论收藏

内容反馈

weixin_38713039

粉丝: 6

基于FPGA的HDB3编解码器的设计与实现 (2010年)

最新资源

基于FPGA的HDB3编解码器的设计与实现 (2010年)

基于FPGA的HDB3码编码

基于FPGA的HDB3编解码系统

基于FPGA的HDB3码的编码器

基于FPGA的AMI/HDB3编码器

基于FPGA的HDB3编解码器设计

基于FPGA的HDB3编解码器的设计与实现.pdf

基于FPGA的HDB3编译码器的设计与实现.pdf

基于FPGA的HDB3编码和解码器的设计与实现.pdf

基于FPGA的HDB3编译码器硬件实现

利用FPGA实现HDB3编解码功能

基于FPGA的HDB3编码实现.pdf

基于FPGA的HDB3码的编译码器与译码器设计(软件设计).doc

基于FPGA的HDB_3码编译码器的设计.pdf

基于EDA技术的HDB3编解码器设计与实现.pdf

基于FPGA的HDB3译码器设计与仿真.pdf

基于FPGA的HDB3编解码方法及其在阵列电导探针流动测井中的应用.pdf

毕业设计(论文)--基于eda技术的hdb3编解码器设计与实现.doc

基于FPGA的HDB3编码器设计与仿真.pdf

基于FPGA的HDB3的编译码系统设计.pdf

基于FPGA的HDB3编译码器的设计.pdf

基于FPGA的HDB3码编译码设计.pdf

一种新型的基于FPGA的HDB3编解码器.pdf

在FPGA上设计汉明码的编码器和解码器

数字基带传输系统的FPGA 设计与实现

基于FPGA的视频格式转换系统设计

基于fpga的hdlc设计实现

你好，你好。

RoboNeo一句话搞定修图+视频+设计

最新资源