一种延时自校准数字时间转换器电路设计.docx

数字时间转换器电路设计知识点 本文主要讲解了一种延时自校准数字时间转换器电路设计的知识点。数字时间转换器（DTC）是一种将数字信号转变成时间的转换器，广泛应用于各种领域，如（亚）采样示波器、自动测试设备、直接数字周期合成、模拟锁相环、全数字锁相环、发射机、雷达和相位控制阵列系统。 一、数字时间转换器的分类 根据设计方法的不同，DTC 可以分为模拟设计方法和数字设计方法。模拟设计方法一般是通过电容充放电或 DAC 电路转换等模拟电路设计而成；数字设计方法一般采用反相器或缓冲器级联。 二、数字时间转换器的应用 DTC 在各种领域中的应用具有很高的价值，如： * 在模拟小数 N 锁相环中，采用 DTC 能够消除由于分数 N 合成 Sigma-Delta 调制器而导致的量化误差，从而在相位检测器处呈现接近零的相位误差。 * 在全数字锁相环中，利用 DTC 能够极大提高时间数字转换器（TDC）的分辨率及扩大动态范围，进而降低带内全数字锁相环的相位噪声和功耗。 * 在时钟与数据恢复电路中，在源同步系统的 RX 侧，每个信道使用一个 DTC 来移动参考时钟。 三、数字时间转换器的设计挑战 DTC 的设计需要满足系统高精度、宽带宽、大动态范围的要求。然而，工艺波动不可避免地导致实际延时与预期设计延时有较大的差异，因此 DTC 延时精度控制一直是业内研究的热点。 四、自适应校准的 DTC 电路设计 为了提高 DTC 的精度，减小误差的影响，通常对 DTC 进行校准。本设计提出了一种新型的自适应校准的 DTC 电路，通过在延时链 DTC 中的每级延时单元接入电容阵列，利用控制电路，自适应地改变 DTC 的最大延时，以较低的功耗实现 DTC 校准，且结构简单，精度较高。 五、DTC 电路设计 DTC 电路设计的关键是延时单元的设计。DTC 采用 2 级反相器串联的形式即缓冲器作为延时单元。DTC 具体电路结构为将使用一系列开关控制的缓冲器级联，且缓冲器内部也输入节点电压，通过置位复位开关将其强制为逻辑低电平或逻辑高电平来进行设置。 六、DTC 校准电路设计 DTC 校准电路结构由 DTC、时间电压转换电路、放大器、钟控比较器和控制逻辑组成。该电路能够自适应地改变 DTC 的最大延时，以较低的功耗实现 DTC 校准，且结构简单，精度较高。 本文主要讲解了一种延时自校准数字时间转换器电路设计的知识点，涵盖了数字时间转换器的分类、应用、设计挑战和设计方法等方面的内容。