没有合适的资源?快使用搜索试试~ 我知道了~
VerilogHDL在FPGA中实现的数字时钟

共61个文件
cdb:9个
hdb:6个
rpt:5个

需积分: 11 33 下载量 35 浏览量
2010-05-07
16:50:29
上传
评论 5
收藏 308KB RAR 举报
温馨提示
本实验实现一个能显示小时,分钟,秒的数字时钟。
资源推荐
资源详情
资源评论
















收起资源包目录
































































共 61 条
- 1
资源评论


zhideer
- 粉丝: 0
上传资源 快速赚钱
我的内容管理 展开
我的资源 快来上传第一个资源
我的收益
登录查看自己的收益我的积分 登录查看自己的积分
我的C币 登录后查看C币余额
我的收藏
我的下载
下载帮助


最新资源
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈



安全验证
文档复制为VIP权益,开通VIP直接复制
