CIRCUITOS DIGITALES
Laboratorio N7
CIRCUITOS CON FLIP FLOPS
INFORME
Integrantes: - BERNUY ESPINOZA, Ayrton - CALIXTRO DE LA CRUZ, Percy - CASTAEDA SEDANO, Pedro Profesor: CAMACHO JIMNEZ, Francisco Seccin: C15 - 3 B
Semana: 9
Fecha de realizacin: 5 de Octubre Fecha de entrega: 12 de Octubre
2011 II
Flip Flops
INTRODUCCIN
En este laboratorio, seguimos trabajando con el elemento de memoria ms importante, el cual est formado por un conjunto de compuertas lgicas. Una compuerta lgica por s sola no tiene capacidad de almacenamiento, sin embargo, varias de ellas pueden interconectarse de cierta forma logrando almacenar informafcin. A continuacin montaremos las diversas aplicaciones que presenta el Flip Flop,se utilizan varios arreglos y estos sern descritos en las siguientes pginas.
Circuitos Digitales
Pgina 2
Flip Flops 1. OBJETIVOS.
Aprender a usar e implementar Flip Flops en circuitos secuenciales. Implementar circuitos con Flip Flops para desplazar datos en serie y el paralelo. Implementar circuitos con Flip Flops en divisores de frecuencias.
2. FUNDAMENTO TERICO.
2.1. Biestable. El biestable o tambin llamado flip flop en ingles es un multivibrador capaz de mantenerse en uno de dos estados posibles durante un tiempo en ausencia de impulsos. Esto le permite memorizar informacin durante cierto tiempo. Por sus entradas el flip flop se puede dividir en: 2.1.1. Asncronos: La caracterstica de estos es que solo tienen entradas de control, tal es el caso del flip flop RS 2.1.2. Sincronos: Adems de sus entradas de control tienen una entrada reloj. Las entradas son activadas por el reloj y puede ser activada por nivel alto (H) o por flanco (de subida o de bajada) Biestable JK master slave. El flip flop maestro esclavo es bsicamente 2 flip flop conectados entre si en serie, donde el clock tiene un pulso invertido. Las salidas Q del esclavo son devueltas a las entradas del maestro y viceversa con las 2 salidas del maestro se conecta al esclavo.
J 0 0 0 1 1 1 K 0 0 1 0 1 1 Qn-1 0 1 X X 0 1 Qn 0 1 0 1 1 0
2.2.
Circuitos Digitales
Pgina 3
Flip Flops 3. EQUIPOS Y MATERIALES.
PC con software de simulacin Mdulo entrenador DET2220 Conectores chicos, medianos y grandes
4. PROCEDIMIENTO.
4.1. Registro de desplazamiento. En esta parte se experiment con un circuito que constaba de 4 flip flops JK , con clock en comn. Para esto realizamos el siguiente montaje en el entrenador:
Ya montado, colocamos el RESET en alto, en la entrada colocamos un nivel alto y dimos pulsos al CLOCK. Al dar los golpes sucesivos al CLOCK, nos percatamos que este circuito, nos permita transferir datos ya que cuando colocamos un 1en la entrada, apareci un 1 en la ltima salida E tras 4 estados de reloj, es decir 4 flancos positivos. Este circuito de activa por flanco. Los golpes de reloj tuvieron que ser rpidos para garantizar la transferencia de datos. 4.2. Registro de desplazamiento con acceso paralelo. Implementamos el siguiente circuito en el software de simulacin, el circuito constaba de flip flops JK, inversores, puertas NAND, puertas AND y un CLOCK. El circuito se mostr de la siguiente forma:
Circuitos Digitales
Pgina 4
Flip Flops
VDD
5V
X1
J1 R1 U1A
U7A
1
U5A
1J 1CLK 1K ~1Q 2 1Q 3
2.5 V
1k
Tecla = A S
U4A
74S00D
U1B
74S04D
U3A
12 4
74S08D
J2 R2
13 ~1CLR
X2
74S00D Tecla = A CM U3E 74S05N
U1C U4B U7B
74S05N
8
74107N
U5B
2J 2CLK ~2Q 6 2Q 5
2.5 V
1k
74S00D
U1D
74S04D
U3B
11 2K
74S08D 74S00D 74S05N
U7C
10 ~2CLR
X3
74107N
U6A
1 1J 1CLK 1K ~1Q 2 1Q 3
2.5 V
E R3 n1k e l R4
1k
U2A J3 U4C
74S00D Tecla = A CLOCK
U2B
74S04D
U3C
12 4
74S08D 74S00D
U2C U4D U7D
13 ~1CLR
X4
74S05N
8
74107N
U6B
2J 2CLK ~2Q 6 2Q 5
2.5 V
J4
74S00D
U2D
74S04D
U3D
11 2K
c R5 i 1k r R6 1k c R7 u1k i R8
1k
Tecla = A RESET
J5
74S08D 74S00D 74S05N
10 ~2CLR
74107N
Tecla = A A J6 Tecla = A B J7 Tecla = A C J8 Tecla = A D
to observamos que al igual que el montaje anterion, este trnsfiere datos en cada flanco positivo de reloj. De QA hasta QD. En cuanto a su funcionamiento, observamos que cuando S y CM estn en nivel alto, el CLOCK funciona y trnasfiere los datos en serie. 4.3. Contador en anillo. Implementamos el siguiente circuito en el software de simulacin:
X1 2.5 V X2 2.5 V X3 2.5 V X4 2.5 V
U1A U3 VDD 5V 20 Hz
1 1J 1Q 3 8 9 ~1Q 2 12 1CLK 4 1K
U1B
2J 2CLK ~2Q 6 2Q 5 1
U2A
1J 1Q 3 8 9 ~1Q 2 12 1CLK 4 1K
U2B
2J 2CLK ~2Q 6 2Q 5
11 2K
11 2K
13 ~1CLR
10 ~2CLR
13 ~1CLR
10 ~2CLR
74107N R1 1k J1B R2 1k Key = 2
74107N
74107N
74107N
Circuitos Digitales
Pgina 5
Flip Flops
Para este circuito, elaboramos su tabla de verdad, para 8 golpes de reloj;
CLOCK 1 2 3 4 5 6 7 8 A 1 1 1 1 0 0 0 0 B 0 1 1 1 1 0 0 0 C 0 0 1 1 1 1 0 0 D 0 0 0 1 1 1 1 0
Si dibujamos al clock y a una forma de onda saliente, se mostrara de la siguiente forma:
Este cambio sera ms lento, debido a que se divide la frecuencia entre 4 y en consecuencia se hace ms lento. En esta misma experiencia, implementamos el siguiente circuito tambin en el software de simulacin:
X3 2.5 V X4 2.5 V
X2 2.5 V
X1 2.5 V
U3A
74AS10M
U5
1
U1A
1J 1CLK 1K ~1Q 2 1Q 3 8 9
U1B
2J 2CLK ~2Q 6 2Q 5 1 12 4
U2A
1J 1CLK 1K ~1Q 2 1Q 3 8 9
U2B
2J 2CLK ~2Q 6 2Q 5
VDD 5V
20 Hz
U4A 74AS04M
12 4
11 2K
11 2K
13 ~1CLR
10 ~2CLR
13 ~1CLR
10 ~2CLR
74107N
74107N
74107N
74107N
J1B R2 1k Key = A
Circuitos Digitales
Pgina 6
Flip Flops
De igual forma elaboramos su respectiva tabla de verdad:
A 1 1 1 1 0 1 1 1 0 1 1 1 B 0 1 1 1 1 0 1 1 1 0 1 1 C 0 0 1 1 1 1 0 1 1 1 0 1 D 0 0 0 1 1 1 1 0 1 1 1 0
Este circuito comenz a contar desde 1, nos permiti modificar la secuencia de datos.
4.4.
Contador binario asncrono. Para esto realizamos el siguiente montaje en el entrenador:
A partir del montaje, elaboramos la tabla de verdad: Se elabor la tabla con flanco positivo. Circuitos Digitales
Pgina 7
Flip Flops
A 1 1 1 1 1 1
B 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0
C 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0
D 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0
DECIMAL 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
ACTIVADA POR FLANCO POSITIVO
1 1 0 0 0 0 0 0 0 0
Se trat de un descontador desde 15 hasta 0. Es un descontador que se resetea cuando el valor es 0000. Cuando estbamos dando los pulsos de reloj, lo reseteamos y vuelve a 0000.
4.5.
Contador binario sincrnico. Implementamos el siguiente circuito en el software de simulacin.
X3 X2 2.5 V U4A U5A 74AS10N 74AS08M U3A 74AS04M X5 2.5 V 2.5 V X4 2.5 V
X1 2.5 V
VDD 5V
1 12 4
U1A
1J 1CLK 1K ~1Q 2 1Q 3 8 9
U1B
2J 2CLK ~2Q 6 2Q 5 1 12 4
U2A
1J 1CLK 1K ~1Q 2 1Q 3 8 9
U2B
2J 2CLK ~2Q 6 2Q 5
11 2K
11 2K
U6 20 Hz J1A R1 1k Key = A
13 ~1CLR
10 ~2CLR
13 ~1CLR
10 ~2CLR
74107N
74107N
74107N
74107N
Circuitos Digitales
Pgina 8
Flip Flops
Reseteamos el circuito y elaboramos su tabla de verdad:
A 0 0 0 0 0 B 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
ACTIVADA POR FLANCO POSITIVO
0 0 1 1 1 1 1 1 1 1
En cuento a su funcionamiento, podemos decir que comienza en 1, luego cuenta hasta 15, se resetea y vuelve a comenzar en 1.
Circuitos Digitales
Pgina 9
Flip Flops
5. APLICACIN. Implementamos el circuito en el software de simulacin, mostrndose de la siguiente forma:
VDD 5V X1 U3A
2 1D 4 ~1PR 1Q 5
U2A
2.5 V
7432N
3 1CLK ~1Q 6 ~1CLR 1
7474N
2 ~1PR
U1A U3B
1Q 15
U4 20 Hz
4 1 16
1J 1CLK 1K
~1Q ~1CLR 3
14
7432N
7476N
Circuitos Digitales
Pgina 10
Flip Flops 6. OBSERVACIONES.
En el desarrollo del circuito 3.23.3 se observo que a pesar de que se variaba la entrada en en el clock mientras la entrada S y CM no estuvieran en un nivel alto la seal no trabajaba y nos daba un estado indeterminado Se observo que el cambio de estado era por flanco positivo ya que cuando se armo el circuito solo se lograban cambios en la salida si se hacia un cambio rpido de estado en el clock de lo contrario nos daba indeterminado
7. CONCLUSIONES.
Se pueden crear contadores con las basculas JK que vayan desde 0 a cualquier numero o tambin que comiencen en un numero aleatorio Se logro el anlisis del funcionamiento de las basculas JK en circuitos como contadores o como divisores de frecuencia lo que le da gran variedad a sus funciones.
8. BIBLIOGRAFA.
Floyd, Thomas (1996) Fundamentos de electrnica digital. Mxico D.F.: Limusa John A. Dempsey. Electrnica Digital Bsica. Mxico Fondo Educativo Interamericano(621.381D)
Circuitos Digitales
Pgina 11
