~

FlIP-FLops Y OTROS MULTIVIBRADORES 23l

Capítulo 9 lógicas, los flip-flops tienen dos salidas co
O Q
» o «Q no»). La salida Q se
. -
_mplementanas, que se denominan Q y Q (es decir,
.
«n . - considera la 1·d .
((2) es simplemente el complemento ·de la . sa I a «normal» .y es 1~ mas usa'tla, 1a ot_ra

~
E condiciones normales estas sard s~lida Q, Y se denomma salida comple1;1entan a.
e~t'onces Q = O; o si Q == o, ento~c~s 8º:
~iempre complementarias. P?r tanto, s1 Q 1,
FLIP-FLOPS Y OTROS El flip-flop RS se puede const ·
fl1 ·-flop·- RS ' construido
' • · •
rui'. a partir-de puertas lógicas. En la Figura 9.2a _se mue~t'.a
MULTIVIBRADORES un a ctenst1ca
P, . ª Partira de
d e una puerta, NAND la dost •·dpuertas NAND. •Observar la realimentac1on- ·
car . . . en ra a de la otra. Igual que en las puertas log¡cas,
una tabla de verdad define la operac1on del flip-flop . La línea I de la tabla de verdad de la
figura 9.2b es el e~~ado prohzbzdo; en él ambas salidas· están a 1 · o nivel ALTO. Esta
t:~~. . '""'r~ condición no se ut~hza en el flip-flop RS. La línea 2 de la tabla ' de verdad muestra la
·. ~._:..._ condición set d~l füp-flop. Aquí un nivel BAJO, o O lógico, activa la entrada de set (S).
9.1. INTRODUCCION Esta pone la sahda normal Q al nivel ALf.O, o 1, como muestra la tabla de verdad. Esta
condición de set se comprueba analizando el circuito NAND de la Figura 9.2a. Un O en la
Los circuitos lólticos se clasifican en dos categorías. Los grupos de puertas descritos hasta ,· puerta 1 ~enera un l en la salida Q. Este l realimenta a la puerta 2, que_ aho_!a tiene
ahora se denominan circuitos lógicos combinacionales. En este capítulo ~e. introduce un tipo
muy valioso de circuitos: los circuitos lógicos secuenciales. Los bloques bas1cos para construir dos 1 aplicados en sus entradas, lo que fuerza a que su salida sea O. La sahda Q es por
los circuitos lógicos combinacionales son las puertas lógicas, Los bloques básicos para tanto O, o nivel BAJO. La línea 3 de la Figura 9.2b es la condición de reset. El nivel BAJO,
construir los circuitos lólticos secuenciales son los circuitos flip-jlops . Los circuitos lógicos ó o, activa la entrada de reset, borrando (o poniendo en reset) la salida normal Q: La cuarta
secuenciales son extremadamente importantes debido a su característica de memoria. línea de la tabla muestra la condición de inhabilitación, o mantenimiento, del fli~-flop RS .
Las salidas permanecen como estaban antes de que existiese esta condición, es decir, no hay
En este capítulo se estudiarán diversos tipos de tlip-flops. Los flip-flops también se cambio en las salidas de sus estados anteriores.
denominan «cerrojos», «multivibradores biestables» o «binarios». En este libro se utilizará
el término «flip-flop». Los flip-flops pueden construirse a partir de puertas lógicas, como,
por ejemplo, puertas NAND, o comprarse en forma de CI. Los flip-flops se interconectan
~~ .

para formar circuitos lógicos secuenciales que almacenen datos, generen tiempos, cuenten y .· '"
Flip-ílop ,RÜ ¿
~ -
¡ ,-
sigan secuencias. Además del multivibrador biestable (flip-flops), en este capítulo se intro- Modo Entradas Salidas
ducen otros dos tipos de multivibradores (MV). El multivibrador astable también denomi- S~ Q "f:> ~ de
nado MV a utónom o (free-run ning). El MV astable produce una serie continua de pulsos de
onda cuadrada y normalmente se utiliza como reloj en un sistema digital. El multivibrador
operación S R éQ
_}
monoestable también se denomina AfV de un disparo ya que produce un solo pulso cuando
es disparado por una fuente externa.
Prohibido o o \ 1\\1
\
~! ...Q___ l
f)))~
9.2. FLIP-FLOP RS ® R~
~
' . , º~ Reset
Mantenimiento
\
l
'CY
l no-t ambia

El flip-flop básico se denominaflip-flop RS. El símbolo lógico para el flip-flop RS se muestra

en la Figura 9.1. El símbolo lógico tiene dos entradas, etiquetadas con set (S) yee.
· ),
\

(a) Conex~
..
u
tilizanoo ~ª'
e "I P~ NANO
Flip-flop
RS
·
(b) Tabla de verdad

..____ Figura9. 2 ·
a la izquie_rda_. El flip-flop _RS ?e este símbolo tiene activas las entrada_s ~n el ni l ~AJ ~
lo que se md1ca por los c1rcuhtos de las entradas S y R. De forma d1stmta a las r -as

O?servar que, cuando la tabla de la Figura 9.2b indica la condición de sel, significa pon,
S e 1 f l Q Normal . la salida Q a 1. De igual forma , la condición de reset significa poner (borrar) la salida
Entradas FF Salidas a O. Las condiciones de operación, por tanto, se refieren a la salida normal. Observar q
Rese1 R Q Complementaria la salida complementaria (Q) es exactamente la opuesta. Debido a que mantiene tempor
mente los datos, el flip-flop RS se denomina, con frecuencia, cerrojo RS. Los cerrojos
pueden construirse a partir de puertas o comprarse en forma de CI. Considerar el füp- f
Figura 9.1. Símbolo lógico del flip-flop RS. RS como un dispositivo de memoria que contiene un solo bit como dato.
230
 T
.,..~
,- --- -i . . .. . .

2.32 rto~1A·"o1o· PROBLEM-A~"-..&i :fRIBr<:'; ¡0s-'.tiJGIJAt}:i,.;; .

"=o, -:--..--:~---==s FLIP-FLor s y OTROS MULT!VIBRADORES
PROBLEMAS RESUELTOS 3 FLIP-FLOP RS SINCRONo
9.. v
0j\ 233

Acódir a la FÍgura~ l. Este flip-flop tiene las entradas activas en - - (ALTA, BAJA).
9.l. El cerr~jo básico RS _es ~? dispositivo asín~rono. No opera en conjunci?n con un reloj o
Solución: is osit1vo de _temponz~cion. Cuando s~ activa una entrada (como, por eJem~lo, la entr~da
la Figura 9.1, el flip-flop E.S tiene 1 de se , . . d
Como indican los circulitos en las entradas del símbolo lógico de d p t) se activa mmediatamente la ·sahda normal como en los circuitos lógicos combma-
\ entradas activas en BAJA.

9.2. S_i la salida normal del flip-flop RS está en ALTA, entonces la salida Q = --(0,
as

!) y
"º":,
. les; Los circuitos e puertas y los cerrojos RS operan de forma asíncrona.

.
11 jlip-jlo~ RS sincmno añade la "liosa "'""'Otica de si~c,o,i,mo ,1 cerrojo. ~S. E;
p. RS smcrono opera en con1unczon con el reto1 0 dispositivo de tempon~ac1on. E
Q = _ _ (O, !). füp·, ºpalabrns, ope,a ,incrnnamente. Un simboin ló~co pa,a el Hip-flop RS smcrnno "
Solución: otra tra en la Figura 9.4. Tiene las entradas de set (S}, reset (R) y la de reloJ (CLK). Tam
Si la salida normal de un flip-llop RS está en ALTA, entonces la salida Q = I Y,Q = O. bien
~~est.ene
1 las salidas normal (Q) y complementaria (Q).

9.3. Activando, efectivamente, la entrada de reset con un nivel _ _ (ALTO, BAJO) la salida ,Q se
pone a _ _ (O, 1) lógico.
Set S FF Q
Solución: Entradas Reloj
Al activar la entrada de reset con un nivel BAJO la salida Q se pone a O.
CLK Salidas
Reset R Q
9.4. Listar las salidas binarias en la salida normal (Q) dei' 'flip-flop RS de la Figura 9.3.
Solución: -·- Figura 9 .4. Símbolo lógico para
Las salidas binarias de la salitla~Q-de Ia _fig\!r¡ 9.3 son:
el flip-flop RS síncrono.
pulso a =· 1- pulso e= O °"'·pürs¿O. pulso. g = f \ pulso i = I (estado prohibido)
pulso b = ¡ pulso d =·o pulso f = O I pulso h_= } pulso j =O
- ./ El flip:flop RS _síncrono puede implementarse con ·puertas NAND. La Figura 9.Sa
9.5. Listar las salidas binarias en la salida Q del flip-flop RS de la Figura 9.3. ~uestra com~ . se anaden dos puertas NAND al cerrojo RS (llip-fiop) para construir un
Solución: füp-flop RS smcrono. Las puertas NAND 3 y 4 añaden la característica sincronismo al
Las salidas binarias de la salida ,(¿(Fig. 9.3) son: cerrojo RS. Observar que las puertas I y 2 forman el cerrojo RS, o flip-flop, y que debido
pulso.·a ,;_O pulso e = ,¡ pulso e = 1 pulso g = O pulso i = 1 (estado prohibido) al efecto inveJJ P-r de las puertas 3 y 4, las entradas set (S) y reset (R) son ahora entradas

~ 7_uFFQ?
pulso b ,; O pulso d = I pulso f = 1 pulso h = O pulso j = I activas ~ LT ~ a ~ntrada de reloj (<;LK) dispara. el flip-flop 0? habilita) cuand? el ~~!so
de reloj "1rt~ el mvel ALTO. El füp-flop RS smcrono se dice que es un d1spos1t1vo
disparado por nivel. En cualqui;r momento que el pulso de reloj esté en el nivel ALTO, la
información de las entradas de datos (R y S) se transfiere a las salidas: También debe
hacerse énfasis en que las entradas S y R están activas t?do el tiemp? que el nivel del pulso
J I h g / e d e b (a --, de reloj está en ALTA. El nivel ALTO del pulso de reloj puede considerarse como un pulso
--A -
' • R Q ? de habilitación.
O O 1 1l 1 O 1 º" I I,

Figura 9.3 . Problema del tren de pulsos del flip-flop RS.

-- ·, \ ,-~,.,;(.>
'
Modo
de
1 Entradas 1 Salidas

Q Q
s \ operación CLK S R
Q
9 .6. Listar el modo de operación del flip-flop .RS para cada pulso de entrada mostrado en la
Figura 9.3.
CLK
) _) Mantenimiento .J7_ o o
Reset ...n....., 0_ 1,
1 O'
no cambia
o 1
I o
Solución: Set .J7_

Prohíliícfo .J7_ 1 -¡
Los modos de operación del llip-ílop RS (Fig. 9.3) son:
pulso a = set
pulso b = mantenimiento
pulso d = mantenimiento
pulso e = reset
pulso g = set pulso j"" reset R
~ º ...n..... = pulso de reloj positivo
(b) Tabla de verdad
pulso /1 = mantenimiento
pulso e = reset pulso f = mantenimiento (a) Conexión utilizando puertas NAND ./
pulso i = prohibido
' /
__/ ·· Flip-flop RS con reloj .

\ '
 T

234 TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES FLIP-FLOPS

y OTROS MULTI VIBRADORES 235
t eración del flip-flop RS síncrono. El
La tabla de verdad de la Figura 9.5b detalla 1 /pla tabla de verdad.· Cuando 1,1n pulso
modo de mantenimiento se describe en la línea_ te das s y R), las salidas no cambian
del nivel ALTO al -BAJO. Durante 1
despuésd~~ _el ~fJO .bObservar que :nir:l~~sde ~e~oj 7, la salida estuvo en el nivel ALTO Y
La con 1c1o!1 . am as entradas R y s en eiu _sos 5,Y 6 ambas entradas s · y R están a l.
de reloj llega a la entrada CLK (con O , en las en 0ra de reloj. Este mo d o t am b 1en
º - Podría' estado prohibido para el flip-flop . En este ca lllvel Al.¡TO, normalmente se considert un
1
permanecen igual que antes de la lle~ad~ _de1 fufl~ -flo La línea 2 es_el modo dereset.
describirse como conrución de ' inha~ih!.ª ~/0 '1 irp a~ii° nivel ALTO áctive ~ntrada R
La salida normal (Q) se bom r-a-(se-ponara ª - cua~á que al estar R = 1 y S = 9 el flip-flop
porque el pulso de reloj esta en el nivel ~A}~ es ace~table que R Y S ~sté~ en el nivel alto,
~ Y el fhp-ílop no está activado . 1

y un pulso ere reloj active la entrada ~~K. Se observ~asta que el pulso de reloj,pase del nivel
no se pone a O inmediatamente. ,El ílip-ílop espe~~ d opera síncronaménte·; o-en conjunción PROBLEMAS RESUELTOS
1
BAJO al AL TO, y entonces se poneªº: E st a ;~ ª 'be el modo set del flip-flop. Un nivel
con el reloj . La ·línea 3 de la tabla de ve rd a es~I reloj en el ni,.,el AL TO), poniendo l
AL TO activa la entradas (con R = O y un p~ Iso e mbinación prohibida (tódas l a 9.7. Acudir a la Figura 9.4. Las entradas set .
salida Q a 1. La línea 4 de la tabla de verdad es ~na co activas en el nivel ___ (ALTO, BAJÓtset del füp-Oop RS síncrono se dice que son entradas
. l ALTO , as
•- - - T e ambas salidas en e1 mve - · Solución:
entradas a J!) Y no se uh iza porque pon . · lean mucho y son bastante útile
Las formas de onda, o diagramas de. tiempo, se ~mp . - , dº . s Las entradas R YS son activas en el nivel ALTO fl.
• con flip-llops
para trabajar • · ·
y ClfCUJtos 1og¡cos
• · . · La Figura 9..6 es un_ 1agrama
secuenciales . .de en eI 1p-flop RS mostrado en la Figura 9.4.
tiempo del flip-flop RS síncrono. Las tres líneas supenores repre~ent~n las s~!1a,le_s bmanas
9.8. Un flip-llop que opera en conjunción con el reloj se di •
de reloj , set y-reset.\'Un;i sola salida (Q) se rri~stra en la parte 1ffenor. Co1;1-enzando por síncronamente). - ce que opera _ _ (asmcronamente,
la izquierda,~llega el pulso de relqj 1, pero no tiene ef~cto en Q po,rque las entr~das S y R
están en el modo de mantenimiei!to; por tanto, la sahda Q permanec~ a Oº En el punto a Solución:
del diagrama de tiempo, la 1'entrada de set se activa al nivel J\L T_ü. D~spués _de cierto Un flip-flop que opera en conjunción con el reloj opera síncronamente.
tiempo, en el punto b., la salida Q se pone ,a L Observar que el füp-flop , ha esperado a que
el pulso de reloj 2 pase del nivel BMO al AL TO antes de poner a 1 le. salida Q. El P}Jlso 3 9.9. El cerrojo RS opera ___ (asíncronamente, síncronamente).
ve las entradas (R y S) en mok de manteniqiiento, y por tanto la salida no cambia. En Solución:
el punto e la entrada de r~set se activa con un nivel' ALTO. Un instante posterior en· el El cerrojo RS opera asíncronamente.
punto d la salida Q se borr3t o se pone a• O, lo cual Ócurre durante la transición del nivel
BAJO al AL TO del pulso de re\oj . El punto e. ve activada la entrada de set, por ello se pone
a 1 la salida Q en el punt<)f del diagrama de 'tiempo . La entrada S se' desactiva y la R se 9.10. El llip-llop RS síncrono opera _ _ (asíncronamente, síncronamente).
activa antes del pulso ...6, lo cual hace que la salida Q vaya al nivel BAJO o a la condición Solución:
de res~~ El pulso 7 muestra que la salida Q sigue a las entradas S _y R todo el tierÍlpo que El flip-flop RS opera síncronamente.
el reloj está en ALTA. En el _punt4 g del diagrama de tiempos de la Figura 9.6, la entrada
s~t (S) va al_nivel ALTO y la _salid~_Q alcanza también el -nivel ALTO. Después la entra- 9.11. Dibujar el símbolo lógico de un flip-flop RS síncrono utilizando puertas NAND.
da S_ va al mvel BAJO. A contmuac1on, en el punto h, la entrada de reset (R) se activa por
Solución:
un mvel ALTO. Eso ·h~ce que la salid~ Q v;iya al estado de re~et, o nivel BAJO . La entrada
R :ntonces vuehe al mvel BAJO, y finalmente el pulso de reloj 7 finaliza con la transición Véase Figura 9.5a.

9.\i Listar la salida binaria en Q, para el flip-flop RS síncrono de la Figura 9.6, durante la entrada
\ de pulsos de reloj .

..;. "Solución: . . .
tas
;- , /ÍLas salidas binarias en Q de este flip-flop, opues a las de la salida Q, son
, _ . las s1gmentes:
d .
_ pulso 7 = \, despues O, y espues 1
pu1so 1 = 1 pulso 3 = O pu 1s0 5 - 0
pulso 2 = O pulso 4 = 1 pulso 6 = 1
. . d Figura 9.7, durante los ocho pulsos de reloj .
9-13. Listar la salida binaria en Q, del füp- 11op e 1ª
Salida Q
----J Solución: . de la Figura 9.7 son las siguientes:
Las salidas binarias en Q, para e1 ip- flop RS smcrono '
(l fl'
Figura 9.6. pulso g = \
Diagrama de la forma d d
e on a para el flip-flop RS síncrono . pulso a = 1 pulso e = 1 pulso e = O (condición prohibida) pulso /t = 1
pulso b = 1 pulso d = O pulso f - 1
 ♦
FLIP-FLOPS Y OTROS MULTIVIBRADORES
237

CJPJOS DIGITA LES Prese1

TEORIA DE PROBLEMAS DE PRIN (set)
236
Dato D
FF Q
~L
-
FF Q

~
S Dato S FF
Reloj CLK
CLK Reloj._.1..-_ __¡CLK
(7474)Q
R Q CLR

~s lsos del flip-flop RS síncron o .

} Flip-flop D construido a part·
·"ti un flip-flop RS síncron (b)
Borrado
(reset)
Símbolo lógico para el ílip-ílop
con entradas asíncronas ·
D 7474

Figura 9. 7. Problema del tren de pu

Figura 9.9 .
los ocho pulsos de reloj (usar
· · . 9.7 durante
. d I fli p-flop dehí'lab'dFigura
)
9 .14. Listar el modo de operación e 1 0 .•
los términos: manteni miento, reset, set, pro 99 t D comercial se trata del disposi tivo TTL
En la F ,i gura . b se mueS ra un flip-flop
S síncrono de la Figura 9. 7 son los siguientes: 7474 · El _símbol o lógico del flip-flop D 7474 muestr a las entrad as regula res
.. . denom inado CI
pulso g = set as, ya que operan en conjun ción con el reloj .
Solución : tenimiento
Los modos de operacio n del flip-flop set
R
= man
pulso e = . D y CLK, que se denom man entrada s síncron
pu so e =
1 J prohibid o pulso h = mantenimiento nas, y operan como en el flip-flo p RS
pulso a = set = reset pu1so Las dos entra? as extras son las entrada s asíncro
pulso b = mantenim iento pulso d
que la . Las entrad as asíncro nas se denom inan de preset (PR) y de borrad o
es disparado por niveles, lo cual significa(ALTO explica do previa mente
. . activad a por un nivel BAJO, como muestr a el circuli to
9.15. Acudir a la Figura 9.6. El flip-_flop RSque smcrono e el pulso de reloj en el nivel ___ (CLR) . La de ~~eset (PR) puede ser_
permane c . , el preset (PR), se pone a ¡ el flip-flop. En otras
unidad se habilita durante el tiempo del símbo lo log1co. Cuand o se activa
BAJO). s, coloca un. 1 en la salida_ norma l (Q). Es decir, Q = 1. La entrad a de borrad o
palabra
I · como muestr a el circulit o del símbol o lógico.
··
que se hab1hta durante e tiempo que (CLR) puede ser activa da por un mvel BAJO,
Solución:
El flip-flop de la Rgura 9.6 es disparado por niveles, lo que significa a de borrad o (CLR) del flip-flop D, la salida Q se pone a O. Las
Cuand o se activa la entrad
permanece el pulso de reloj en el nivel ALTO. síncron as en el llip-flop D.
entradas as[ncr onas anulan a las
a en la Figura 9.10. Los modos de
La tabla de verdad del flip-flop 7474 se muestr
están a la izquie rda y la tabla de verdad a la derecha. Las tres primer as líneas
operac ión
y borrado). La línea 1 muestr a la entrad a
son para operac ión asíncr ona (entrad as de preset
9.4. FLIP-FLOP D nivel BAJO. Esto pone la salida Q a l. Observ ar las X bajo
de preset (PR) activa da por un
X signific an que estas entrada s son irrelev antes
p se muestr a en la Figura 9.8. El flip - las entrad as síncro nas (CLK y D). Las
El símbol o lógico para un tipo común de flip:;.flo las entrad as asíncr onas las anulan . La línea 2 muestr a activad a la entrad a de borrad o
una entrada de reloj (CLK) . Las salidas porque
jlop D tiene solamente una entrada de datos (D ) y es decir, a O. La línea 3 muestr a la entrad a
del símbol o.' El flip-flo p D , con frecuen cia, (CLR) , lo que hace que la salida esté en reset,
ha bituale s Q y Q se muestr an en la parte derech a
de retardo . Este nombr e describ e con precisi ón la operac ión que
se ~enorru na fl!p -flop
el dato en la entrada (D), éste aparec e en la salida norma l Entradas Salidas
realiza . Cualq uiera que s~a
es transferido a la salida durant e la transic ión del nivel
retarda do un pulso de reloJ . El dato
BAJO al ALT~ del pulso de reloj . Asíncronas Síncronas
Modo
de Q
PR CLR CLK D
º
Entradas
Dato~
Reloj CJ- Salidas
operación

Set asíncrono
Reset asíncrono
o
1
o
1
o
o
X
·x
X
X
X
X
1
o
1
1
o
1
1
o
Prohib ido T 1
1 o 1
Figura 9 .8 . Símbolo lógico para un flip-flop D. Set
I
1 T o
1
Reset . t _ Transición BAJA a ALTA del pulso de reloj
Rs_
síncron o puede convertirse en un fl' _ . O= BAJO, 1 = AL TO, X = irrelevante, -
_El füp-flop ip-flop D an~d1e ndo un invers or como
s~ md1ca en el diagram a de la Figura 9.9a. Obs bla de verdad delilip- flop D 7474.
ervar que se ha inverti do la entrad a R al Figura 9 .1 O. Ta
flip-flop RS síncron o.
 ♦
FLIP-FLOPS 239
JOS DIGITALES y OTROS MU LT\VlBRADORES
238 T EORIA DE PROBLEMAS DE PRINCIP
tradas síncronas (D y C_LK ) operan cuando . ,A.cudir a la Figura 9.10. Una X
9. 20 irrelevante). en la tabla de verdad significa una entrada ___ (extra,
asíncrona p rohibida (PR y ~L~ a O( _Las /nPR == 1, CLR ==. O: La !mea 4 mu~stra un 1
ambas entradas síncronas esten mhabilitada ~ . biendo (lo mdica la flecha hacia arriba) Solución:
en la entrada de datos (D ) Y un pulso ~~ reQoJd~~ante el pulso de reloj . La lí~~a 5 muestr~ l!
na X en la tabla de verdad significa u .
na entrada melevante· una entrada X puede ser un O o un I y
no tiene efecto en la salida.
El 1 de la entrada D se transfiere a la sati fiª la salida Q durante la transición BAJA
que el O de la entrada de datos se trans ere ª a
.zt. Listar · lasd salidas binarias, en la sard
ALT ~ del ~eloj . ª complementa na· (Q)
líneas 1 - del flip--11op
se necesitan la~ dos
_ d íncronas, sola m ente 9 despues e c a d a uno d e ¡os pulsos de reloj. D de la Figura 9.11 ,
S1 el fü p-flop D no nene entra as_ as Los flip-flops D son muy utilizados
9 10 Para
inferiores de la tabla de verdad de la Figura - · omina jlip-jlop de datos. Solución:
almacenar datos. Debido a este uso, ª veces, se den¡ F ras 9.8 y 9.9 . Observa Acudir a la tabla de verdad de la Figurª 9·10· Las salidas
.
b.manas
· en ,Q- del flip-flop D (Fig. 9.11 ) son:
Los símbolos del flip-flop D se muestran en as igu _ . r que la pulso a = O pulso e = O pulso e =
0
entrada de reloj (CLK) en la Figura 9.9b tiene un pequeno . > dentr? del simbolo, para pulso b = 1 pulso d = 1 pulso f = 1 pulso 9 = O
t
indicar q ue es u n dispositivo disparado por fla nco. ES e flip-fl?~ . disparado por flanco pulso h = 1 (estado prohibido)
transfiere el dato de la entrada D a la dalida Q durante la transicrnn BAJA a ALTA del ¿Qué entrada tiene control de1111.P- 11 op durante el pulso a?
. . a la F igura 9.11.
9.22. Acudir
pulso de reloj. En el flan co de disparo es el cambio de reloj d e BAJ(? a ALTO (o H a L) el
So\uc1on:
que rransñ ere el-dato. U na vez que el pulso de reloj alca~za el rnvel alto en ~l flip-flop
se activa durante el pu150 a Y se superpone a todas las demás entradas. Pone la
disparad o por flanco, cualquier cambio en la entrada D n o tiene efe~to en las salidas.
La Q
salida a 1. de preset (PR)
entrada
· Las Figuras 9.8 y 9.9a mue.stran un flip-flop D disparado por nzvel (opuesto al disparo
po r flanco). La ausencia del pequeño > dentro del símbolo , en la entrada de reloj , indica
u n dispositi vo disparado por nivel. En un flip-flop disparado por nivel, un cierto n ivel de
tensión hace que el dato de la entrada D se transfiera a la salida Q. El problema con los o
d ispositivos disparados por nivel es que la salida sigue a la entrada si ésta cambia mientras PR
el pulso de reloj está en el nivel ALTO. Este tipo de disparo puede ser un problema si el D FF Q
dato de entrada cambia mientras el reloj está en ALTA.
s CLK
(7474) Q
CLR
PROBLEMAS RESUELTOS

9.16. ¿Qué otros dos nombres recibe el llip--flop D?

Figura 9.11. Problema del tren de pulsos del flip-flop D.
Solocióo:
El flip-flop D también se denomina flip-flop de reiardo y de datos.
.
un diagrama lógico para un fli P-- 11 op RS smcrono
9.23. Acudir a la F igura 9 .11. Justo antes del pulso .b, la salida Q está en el nive\ _ _ (AI;-1:?•
9.17. Dibujar D. Y un inversor conectados como
flip--flop BAJO); durante el pulso b, la salida Q está en el _nivel _ _ (ALTO, BAJO); en la trans1C1on
del pulso de reloj de H a L, la salida está en el mvel - - (ALTO, BAJO).
Solución:
Véase Figura 9. 9a. Solución:
d ¡ u! b ¡ sa1· d Q está en el nivel ALTO; durante el pulso b, la salida Q está en el nivel
J t
us o antes e . ~ so , a t a . L I sali'da está en el nivel BAJO.
9.18. Dibujar el símbolo Ió~co de un flip--fl o D BAJO; en la trans1c16n del pulso de reloJ de H a , ª
las salidas como Q y Q. P · Marcar las entradas com o D, CLK , PR y CLR y
Solución:
Véase Figura 9.9b.

9.19. El bi~ de datos en la entrada D d 1 11'1 9.s. FLIP-FLOP JK

tra nsición - - (H ª L, L a H) edel pul so d7474 D. se t rans¡¡iere a la salida
P•ílop (Q Q) en la
El . . estra en la Figura 9 .12. Este dispositivo puede
Solución: e re1OJ. --- ,
co si~bolo lógico para un füp-flop JK se mudemás tipos pueden construirse a partir de él.
El dato en la entrada D de un íl ip-ílo D El n ~ider a rse c omo el flip-flop umve~sal; los tradas síncronas (], K y CLK). Las entradas
reloJ. P se Iransficre a la sa ¡-ida Q en la transición L a· H del pulso de
J simbolo lógico d e la Figura 9 . 12 tienedtre~ ; ºreloj t ransfiere el dato de la s entradas a las
Y K son entradas de datos, Y la entra ª -
 ♦
240 TEORIA D E PROBLEMAS DE PRINCIPIOS DIGITALES
FLIP-FLops y
ÜTRos MULTIVIBRADORES
D
241
J J FF Q J FF Q
CLK Salid as Reloj-+----< ....., CLK
Entradas Reloj
.K K Q Q
Reloj
_I:1
L.t---
Figura 9 .1 2 . Símbolo lógico del flip-flop JK. (a ) Conexión del ílip-ílop JK
como ílip-ílop D (b) Conexión del .
como Oip-Oop ºtººP J K
(e) Símbolo lógico para un
salidas. El símbolo l~gico mostrado en la Figura 9 .12 también tiene la salida normal Oip-Oop T
( Q) y Figura 9.14.
la compleme ntaria (Q). .
La tabla de verdad del flip-flop JK está en la Figura 9. 13. Los m. odos de operaci
•
aparecen en la parte izquierda y la tabla de ~e~dad está .a la ~~rec?.ª· La linea 1 En la Figura 9. 14b se muestra u f[ '
de ia tail:
de verdad muestra la condición de mantemIDie nto, o m bab~~c10n . Observar que JK se conecta para que opere en m~do,pd-f[op de conmutación (llip-flop tipo T) El fli fl
ambas L TO
e1;1tradas de datos (J y K ) están en el nivel BAJO. La condicion de reset, o borrado, un pu lso A l l · e conmuta · - • p- op
del ' Y e re OJ se conecta a I cmn, las entradas J y K están unidas a
flip-flop se muestra en la línea 2 de la tabla de verdad. Cuando J = O Y K = 1 llegan a la en~~ada CLK, las salidas conm~~ntrada. CLK. Cuando pulsos repetidos de reloj
.y llega un
p ulso de reloj a la entrada CLK, el flip-flop se pone a O (Q = 0). La linea 3 La operacion de conmutació n se em n sencillamente.
muestra la Iea mucho
co1;1dición de set del flip-flop JK. Cuando J = l y K_"".' _O Y se pr_e ~enta uD: pulso
de reloj , la lo que se ut1"liza, a veces, un símbolo Pesp .al
e ¡ · • . .
n os _Circwtos logicos secuenciales por
salida <;2 se pone a l . La linea 4 ilustra una condicion m uy util del fhp-flop como indica Ja Figura 9.14c. La única e~~:adiara el llip-flop de conmutación (tip~
JK que se T) ,
denomma de conmutación (toggle ). Cuando ambas entradas J y K están . en el nivel salidas Q y Q 3:parecen a la parte derecha del lotulada T) . es la ent~da de reloj.
ALTO Las
la ~da ~bia cada vez que un pulso alcanza la entrada CLK. Repitiendo -los modo de operación de conmutació n. imbolo. El llip-flop T tJ.ene solamente el
pulsos d;
reloj, la salida Q pasaría por los niveles BAJO, ALTO, BAJO, ALTO , BAJO, etc. En la Figura 9 .15 se detalla un
Esta idea
d~ BAJO-ALT O-BAJO-A LTO se denomina conmutació n. El término «conmuta doble jlip-flop JK 7476 TTL E I flip-flo · -
F p c9omerc1al JK. El fabncante lo describe como un
ción» pro- · n a . igura .!Sa se reproduce el diagrama de patillas
Yiene de la naturaleza «ON-OFF» de un interruptor de conmutaci ón . del
CI 7476. ~bservar que el CI contiene dos flip-flops JK separados. Cada fli flo tiene
?b~rvar que en la tabla de verdad de la Figura 9.13 se m uestra un pulso completo entradas asmcronas de preset
de . . (PR) y borrado (CLR) . Las entradas - · P-dicanP como
reloj bajo la entrada de reloj (CLK). Muchos flip-flops JK son disparados por smcronas se m
pulsos. Se J, ~ Y CLK (reloJ). Las sahd~s normal Q y complementaria Q son accesibles
tarda un pulso co~npleto en transferir el dato de las entradas a las salidas .del flip-flop. al usuario. Las
Con patillas 5 Y. 13 son las conexiones de la alimentación + 5 V ( Vce) y GND de este CI.
la entrada de reloj en la tabla de verdad, es evidente que el flip-flop JK es síncrono. En la Figura 9. 15b se muestra una tabla de verdad del flip-flop JK 7476. Las tres líneas
superiores detallan la operación de las entradas asíncronas de preset (PR) y borrado (CLR).
La línea 3 de la tabla de verdad muestra el estado prohibido de las entradas asíncronas.
Modo Las
Entradas Salidas líneas 4 a 7 detallan las condiciones de las entradas síncronas para los modos de manteni-
de miento, reset, set y conmutaci ón del flip-flop JK 7476. El fabricante describe al JK
operación CLK J
7476
K Q Q como un flip-flop JK maestro-esclavo que se dispara con pulsos positivos. El dato en
las
salidas cambia en la transición H a L del pulso de reloj, como simboliza la pequeña burbuja
Mantenimiento J7_ o o y el símbolo > en la entrada CLK en el diagrama lógico del flip-flop de la Figura 9.15a.
Reset no cambia
Set
J7_ o 1 o 1 La mayor parte de los flip-flops comerciales son entradas asíncronas (como PR Y CLR).
Conmutación
J7_
o 1 o La mayoría de los flip-flops son dispositivos separados por pulsos como el CI 7476,
pero
J7_
1 estado también pueden adquirirse como unidades disparadas por flanco. d
· tru · · fundamentales e 1os crrcm . ·t 1. .
opuesto Los fhp-flops son los bloques de cons cciond os ogicos
diversos flip-flops utilizando las
Figura 9 .1 3 . '.abla de verdad para el flip-flop JK
disparado por pulsos.
secuenciales. Además, los fab_ricantes ?~
CI -h.'~
~~~n el flip-flop JK 7476 con preset y
tecnologías TTL y CMOS. Fhp-fl?ps tipicos flanco positivo con preset y borrado,
y el
borrado, el doble flip-flop 7474 disp~do co? . CMOS incluyen el cerrojo direccionab
le
cerrojo_ biestable de 4 bits 7475_- Los füp-flop~ upi~fsflip-flop JK 74C76 con preset y borrado.
El flip-flop JK se considera el flip-flop un iversal L F
conectan un fli p-flop JK y un inversor ,. · a . igura 9. 14a m uestra
-
como se
de 8 bits 4724, el cuádruple füp-flop D 4 1 5 Y º
está n la entrada D y la de reloi Este 11·para 1ormar un füp f1 D E 1 · ·erda
, . 11 D . - op • n a parte 1zqu1
BAJ A del pulso d e reloj como muestra elip- • op . se dispara en 1a trans1cion
· ·- d ALTA a
, c1rcu1lto en la entrada CLK. e
 ♦
FLIP-FLOPS y 243
OTROS MULTIVIBRADORES
PRINCIPIOS DIGITALES
cuan do la salid a de un flip -11 op es BAJA AL
TEORIA DE PROBLEMAS DE 9.26, . , d se encue,ntra?TA, BAJA ' ALTA d urante sucesivos pulso s de
242 2Q 2a 21 reloJ ,. ¿en que mo o de opera ción
Solución:
Si la salida del ílip-ílop alterna 1 eStados (BAJO , ALTO BAJ el
os
flip-tlop se encue ntra en el modo de conmutación. ' O) durante pulsos sucesivos de reloj ,

JK .
r la salid a binar ia Q, del llip-flo P de la Figura 9· 16 , d espués de cada pulso de reloj.
9.21. Lista
Solución:
Acudir a la tabla de verdad de la Figura 9 13 · De acue rd º con la tabla, la salida binaria (en Q) (Fig. 9. 16)
siguientei
después de cada pulso de reloj es la
pulso a = 1 pulso c = 1 pulso e = o
pulso d = O pulso f = 1 pulso 9 = O
1 pulso b = 1 pulso h = 1
!CLK lPR l lJ
CLR
op JK durante reloj
con permiso de Texas l nstnim ents, !ne.
) r el mod o de opera ción del flip-fl cada uno de los ocho pulso s de
(a) Diagram a de patillas (Reimpreso 9.28, Lista
most rados en la Figur a 9 .16.

Salid as o o o o
Modo
de
Entradas
Q Q
117- J FF Q
CLK J K
operación PR CLR CLK
o Q
Set asíncrono o I X X X 1
o 1 _r K

~ o o
o X X X o
Borrado asíncrono 1 1
X 1
Prohibido o o X X
flip-flop JK.
...r,_ o o no camb ia Figu ra 9.16 . Prob lema del tren de pulso s del
Manteni mient o 1 1
Reset 1 1 ...r,_ o 1 o 1
Set 1 1 ...r,_ 1 o 1 o
1 1 estad o Solución: de operación del ílip-tlop JK
Figura 9.13. Según la tabla, el modo
1 ...r,_
Conm utación 1
opue sto Acud ir a la tabla de verdad de la
Figura 9.16 es como sigue:
duran te cada pulso mostrado en la n
nimiento pulso g = conmutació
X = irrelevan te ..JL = pulso de
rel oj positivo pulso e= mantenimiento pulso e= mante pulso h = conmutación
pulso a= set pulso J = conmutación
de modo pulso b = mant enim iento pulso d = reset
(h) Tabla de verdad de selecci ón

7476 .
Figura 9.15 . El CI 7476 flip-flop JK del flip-flop JK 7476.
9.29. Lista r las entra das asínc ronas
Solución: (CLR) .
JK 7476 son preset (PR) Y borrado
Las entra das asíncronas al flip-flop
s en el nivel _ _ _ (ALT O,
PROBLEMAS RESUELTOS lop JK 7476 tiene n entra das activa
9.30. Las entra das asínc ronas al flip-f
BAJO).
9.24. Dibu jar el símbolo lógico de un tr fl das Solución: nivel BAJO .
ip- op lJS que se dispare por pulso s. Marc ar las entra JK 7476 tienen entradas activas en el
como J, K y CLK. y las sal 1·ct as como Q y Q. Las entra das asíncronas al flip-flop
_ _ (ALTO, _BAJO ); las
Solución: al CI 7476 deben estar en el nivel
9-31. Las dos entra das asínc ronas _ _ (ALT O, BAJO ), y el pulso de reloJ debe estar
Véase Figura 9. 12. entra das J y K debe n estar en
el nivel
el flip-flop conm ute.
. prese nte en el flip-f lop para que
nos de o
9.25. Lista r los cuatr o modo s síncro peración del flip-flop JK. ; las entradas J Y K deben estar en
ón:
Soluci Solución: . CI 7476 deben estar en el nivel ALTOflop conmute.
I fli
. La s dos entra das asmcronas al estar presente para que e P-
Los modos síncronos de operación de1 füp-ílop JK el nivel ALTO, y el pulso de reloj debe
son mantenimiento ' reset, set y conm utaci ón.
 BLEMAS DE pRJNCiPJ0S DIGITALES
• FLIP-FLOPS Y OTROS MU LTI VIBRADORES 245

244 TEORIA DE PRO da uno de los siete pulsos de reloj figura 9. 18 . Recordar que la distancia h .
. fl JK 7476 durante ca : stancia vertical es la tensión. Los pulsoso~zontal _en la forma de onda es el tiempo y la
9.32. Listar el modo de operación del tlip- op \ ositivo '!'TL debido a las tensiones de e reloJ i:nostrados en la figu! a ~on p~r~ un

--
mostrados en la Figura 9· 17· dt .1~zan reloJeS, pero las tensiones puede +d\.V Y tierra, GND. Otros cucu1tos digitales
uU I n ser herentes.

¡ ~ Flanco Flanco
J
PR positivo negativo
Q ALTA (anterior) (posterior)

- \r-----,J
FF
+5 V (\ )
a
CLK BAJA _ __ _,

-- (7476) ' - - - - GND (Ol

Q Figura 9.18. Pulsos de reloj .
K
CLR
~ L- -- - -º r Co~enzar a la izquierda d~ la forma de onda de la Figura 9.18. La tensión está primero
1 en el m vel _BAJO, 0 GND (_t~erra), también denominado O lógico. El pulso a muestra el
L_9___Í
flanco anterior (llam~do tambien el flanco positivo) de la forma de onda, que va de la tensió n
Fig ura 9.17. GND a +5 V. Este flanco de la onda también se denomina de BAJA a ALTA (L a H). E n
Ja parte derecha del pulso a, la onda cae de + 5 V a GND. Este flanco se denomina de
ALTA a BAJA (H a L) del pulso de reloj , aunque también se conoce por flanco negativo o
Solución:_ selección de modo de la Figura 9.15b. Según esta tabla, el modo del llip- flanco posterior del pulso de reloj .
Acudir a la tabla de verdad de . Fgura 9 ¡ 7 es como sigue:
flop JK durante cada pulso de reloJ mostrado en 1a 1 · Algunos flip-flops transfieren los datos de la entrada a la salida en el flanco positivo
pulso a = set asíncrono (anterior) del pulso de reloj . Estos llip-flops se denominan flip-flops disparados por flanco
pulso b = conmutación positivo; un ejemplo de .dicho flip-flop se muestra en la Figura 9.19. La entrada de reloj es
pulso e = conmutación la-forma de onda central. La forma de onda superior muestra la salida Q cuando el ílip-ílop,
pulso d = borrado asíncrono (reset)
pulso e = set
pul.so f = mantenimiento
pulso g = reset FF disparado (modo Q
por naneo conmutación) Salida
9.33. Acudir a la Figura 9.1 7. Listar la salida binaria en Q del llip-flop JK después de cada uno de positivo
los siete pulsos de reloj.
Solución: CLK
tabla, la salida binaria (en Q ) después de cada Entradas
Acudir a la tabla de verdad de la Figura 9.1 5b. Según esta
pulso de reloj es como sigue:
pulso a= 1 FF disparado
pulsob =O por naneo (modo Q
negativo conmutación) Salida
pulso e = 1
pulso d = O
pulso e = 1 Figura 9.19. Disparo de flip-flops con flancos positivos y negativos .
pulso f = l
pulso g = O
. · d fl •· t' su modo de conmutación. Observar que cada flanco
d 1spara o por aneo pos1t1vo, es a en . al .
t · (fl · · ) d 1 1 · hace conmutar 111p-11 op.
an enor aneo positivo e re OJ . d flan co negativo La operación de un
.
Ot n· fl
ros 1p- ops son
1os ji"ip- jlops
.
dispara os por las dos formas · de onda inferiores de
9.6. DISPARO DE LOS FLIP-FLOPS flip fl d' d fl egativo se muestra en
- op 1spara o por aneo n . La ·nferior es la salida Q cuando el flip-flop
1
La mayor p arte de los complicados eq uipos d " -1 I . ·1 la ~igura 9 . 19. La central es 1~, entrada ~:a~e ºte es~e flip-flop conmuta al estado opuesto
síncrono Jo que suoiere que un . igi ~ es operan co mo un sis tema secuencia esta en modo de conmutac1?n. Obse \ o) del pulso de reloj . Es importante obser-
1
0 1
re OJ maestro · t e rna
en v1a se-na 1es a to d a s 1a s partes d e 1 sis
' •
p a ra coordina r la operación del • U sola mente en el flanco postenor (flan~? ~ega ~isparados por fl a nco positivo y negativo ,
mismo . n tren de p ulsos de reloj, típico , se muestra en va r la diferencia de tiempo en los ip- ops
246 TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
•
. • es de gran importanc ia en alg
1 ello en el flanco posten· d
FLIP-FLOPS y OT
mostrados en la Figura 9 .19. La diferencia de tiempo po r ROS MULTIVIBRADORES 247
unas ' or e est
El pulso 5 ve, de nuevo, las e t e pulso la salida Q
aplicacione s. . . . radas or pulsos, y se denomina n jlips-jlops J posterior de este pulso la salidt radas en el modo de conmuta al l lógico, o nivel
!
Muchos füp-flops K son umdades drspa ~ . formado por varias puertas y fli 1 El pulso 6 (Fig. 9.20) muest conmuta al O \óoico c?nm\ utación. Por ello, en el flanco
ALTO.
maestro-escla vo. Un flip-flop J K maestro-esclavo es a l to de reloj para transferir el d~t-11 I< ra una "' O nive BAJO
conectados de tal forma que se utiliza el pulso comp e t·liza para ayudar a explicar
1a en t d l
ra a a a sa1·d E ¡
1 a. n a 1gF. ura 9 18
· .' el pulso e se u 1
funciona el pulso de disparo en estos flip-flops. En 1os puntosd numerados en la Figur como
9
ºas
~ e
Observar que en el flanco anter·
rcaracterística inusual
de O a 1 y a O. En el flanco re OJ _6 está en ALTO ~ OJ a entrada K = l Y J
. .
embargo, mientras el pulso de 1 de este pulso de r \ . ~el füp-flop JK maestro-esc
lavo.
= O. Sin
di . a . 18 en el nivel BAJO. Sin embar postenor del pulso de ;el~-entrad a K va de I a O,
ocurren los siguientes sucesos, durante la secuencia de pulsos e sparo. y la J va
TO El tlip-ílop J K ma gto , por extraño que pued J 6, ambas ~ntradas (J y K)
AL · es ro-escla están
1. La ent rada y la salida del fli p-flop están aisladas. ALTO mientras el pulso de r l . . vo recuerda cualquier a parecer el füp 11 · ¡
. . d J . , - op conmuta a1 m~e
2. El dato es mtroduc1d o por las entra as Y K , pero no es transfendo a la salid a. J K estuvieron en el . ; OJ esta en el nivel ALTO D a o todas las entradas en el nivel
3. Las entrad as J y K se inhabilitan . Y . mve ALTO durante · urante el pulso 6 ambas entradas
. . estaba en el mvel ALTO . El flip-fl un corto tiempo cuando la' t d d
4. El dato introd ucido previament e por J y K es transfendo a la sahda. ·· op, por tant . en ra a e re lOJ.
conmutac wn. o, consideró esto como la condición de
O bservar que el dato realmente aparece en las salidas en el p~nto 4 (~aneo posterior) El pulso 7 ve las entrad as J y K
de .d Q en e1 modo
la forma de onda de la Figura 9. 18. El símbolo lógico par~ un füp-flop dis~arado
por pulsos que 1a sal1 a pe~manece en el estado que esta de mantenimie . .
nto (J = O, K = O), por lo
tiene un pequeño circulito conectado en la entrada de reloj (CLK) (vease Figura durante un corto tiempo y la entrada J
9.15a) para _b a (en _I) . El pulso 8 ve la entrada K a l
m ostrar que la transferenc ia real de datos, a la salida, tiene lugar en la transición
H a L del por tanto la salida Q se pone a o en el ~ O' el flip-fl?p mterpreta esto como el modo
reset,
pulso de reloj. En el flanco positivo d~l pulso de rel~i;c~ P~Slenor del p~lso de reloj 8.
Las formas de onda de la Figura 9.20 ayudarán a compre~de r . la operación ?el
JK maestro-esclavo y el disparo por pulsos. Comenzar por la izquierda de los diagramas
flip-flop las entradas J y K en el mvel BAJO C d( 9 r·
2
- 0), el flip-flop JK maestro-esclavo ve
K va al nivel ALTO permanecie ndo .e/~º 0 e puls~ e5tá en el nivel ALTO , la entrada
de
las fo rmas de onda. Las tres formas de onda superiores son las entradas síncronas nivel ALTO permaneci endo en él un co~ ut corto tiempo Y después la entrada
J, K y O J va al
CLK . La línea superior describe el m odo de operación durante los pulsos de reloj el nivel ALTO al mismo tiempo E fl iempo '. pero las entradas J Y K no están en
. La línea · n 1
inferior es el valo r de la salida Q del flip-flop JK. (J y K) están en el nivel BAJO El fl. fl .e aneo postenor d \ ¡ d ¡ ·
e pu so e re Oj 9, ambas entradas
?bservar el p ulso de reloj l (CLK ) de la Figura 9.20. Ambas entradas, J y K,
el m vel BAJO . Esta es la condición de m antenimien to, por lo que la salida permanece
están en por lo que cambia, y la salida va Q f; °~
0
terpreta eSt o como el modo de conmutaci ón,
a O fl. Debe
igual q ue estaba antes del pulso 1. Observar el pulso de reloj 2 (CLK). Las entradas fl Jobservars
K d e. que no todos los flip -flops JK son d e1 tipo · maestro-es
J yK. ip- ?PS a· son isp~rad ºs por flancos . Los manuales de datos de los fabricantes. Algunos
clavo
especifi-
can s1 e1 1p-11op es disparado por flancos o por pulsos.
Mame- Conmu- Conmu- Conmu- Mante- Conmu-
Modo nimiento Set Reset tación !ación tación nimiento Reset tación

í J
PROBLEMAS RESUELTOS

Entradas ~ K 9.34. Los flip-flops se clasifican en unidades disparadas por flanco o por _ _ .
Solución:
lcLK Los flip-flops se clasifican en unidades disparadas por flanco o por pulsos.

9.35. Un flip-flop disparado por flanco positivo transfiere el dato de la entrada a la salida
en el flanco
Salida Q - - - (anterior, posterior) del pulso de reloj.
Solución:
Fi_gura 9.20. Diagrama de la forma de Un flip-flop disparado por flanco positivo transfiere el dato de la entrada a la salida en el flanco anterior
d .
on a para un fhp-flop JK maestro-esclavo. del pulso de reloj.
9 36
· •
u n n·1p- fl op
d. d
1spara o po
r flanco negativo transfiere el dato de la entrada a la salida en la
están en el modo set (J + 1, K + O), por lo u . .
Q alcanza el 1 lógico O nivel ALTO El ·
q e en el flan co postenor del pulso 2 la sahda transición ___ (H a L. L a H) del pulso del reloJ .
K + 1), por tanto, e~ el flan co posterio~~I!f 3 ve las entr~das en el modo de reset
(] + O, Solución:
. . . . .
(a O), o se borra. El pulso 4 ve .las entrad puls~ de reloj 3 la salida 4 se pone en reset fl ativo transfiere el dato de la entrada a la sahda en la trans1c1ón H
Un flip-fiop disparado por aneo neg
as en e modo de conmutación (] + l, K + l ),
a L del pulso de reloj.
 !OS DJG!T ALES
248 TEORIA DE PROBLEMAS DE PRJNCIP FLIP-FLOPS Y OTROS MULTJVJBRADORES 249
'd d disparada por - - - (flanco positivo
· mplo de uro a '
9.37. El flip-flop JK maestro-esclavo es un eJe 9.7. MULTIVIBRADORES ASTABLES: RELOJES
pulsos).
Introducción
Solución: . de unidad disparada por pulsos.
El flip-flop JK maestro-esclavo es un e3emplo Un multivibrador (MY). es un circuito generador de pulsos que produce una salida de onda
. . . en Q) después de cada uno de los nueve pulsos rectangular . ~<?s multivibradores se clasifican en astables, biestables o monoestables.
9.38. Acudir a la Figura 9.20. Listar la salida binaria (
L?s multivibradores astables también se denominan multivibradores autónomos (free-
de reloj.
runmng). El MV astable genera un flujo continuo de pulsos como indica la Figura 9.22a.
Solución: . Q de un flip-flop. Por tanto, las salidas binarias (en Q)
La salida Q es siempre el complemento de la salida . .entes·
ul
de la Figura 9 .20 .después de cada P 50 de reloj son las s1gm ·
0 pulso 9 = O
pulso 1 = 1 pulso 3 = 1 pulso 5 = 1 pulso 7 = 1
pulso 2 = O pulso 4 = O pulso 6 = O pulso 8 =
. fl JK maestro-esclavo de la Figura 9.21 después de cada
9.39. Listar la salida binaria (en Q ) del 111p- op (a) Salida de un MV astable
uno de los ocho pulsos de reloj . ·
Solución··. F
Acudir a la tabla de verdad de 1ª igura _ · ·
pulso a = 1 pulso e = l
9 ¡3 De acuerdo con esta tabla, 1asal'd

pulso e = O pulso g = O
uls de reloj es como sigue:
flip-flop JK maestro-esclavo (Fíg. 9.2 1) despues de cada P 0
b' ·
1 a mana (en Q) del
:;:;:~~
pulso b = O pulso d = O pulso J = l pulso h = 1 (b) Salida de un MV biestable

9 _40 . Listar el modo de operación del flip-flop JK maestro-esclavo de la Figura 9.21 para cada pulso Entrada
de reloj. Salida
_r···7_ le
n
Solución: ______J L . - , _
Considerar la tabla de verdad de la Figura 9. 13. De acuerdo con la tabla, los modos de operación del
flip-flop JK maestro-esclavo (Fig. 9.2 1) para cada pulso de reloj son: (e) Salida de un MV monoestable
pulso a = set pulso e = conmutación pulso e = mantenimiento pulso g = reset
pulso b = reset pulso d = conmutación pulso J = conmutación pulso h = conmutación Figura 9 .22.

9.41. Acudir a la Figura 9.21. Suponer que el flip-flop JK es una unidad disparada por flanco negativo.
Listar la salida binaria (en Q), del flip-flop disparado por flanco, después de cada uno de los Los multivibradores biestables también se denominan flip-flops. El MV biestable está
ocho pulsos de reloj. siempre en uno de dos estados estables (set o reset). La idea básica de un MV b iestable
Solución: está dibujada en la Figura 9.22b, donde el pulso de entrada produce en la salida un cambio
Acudir a la tabla de verdad de la Figura 9. 13, pero recordar que es un flip-flop JK disparado por flanco del nivel BAJO al ALTO.
n~gauvo (se dispara en la ~nsición Ha L cada pulso de reloj). La salida binaria (en Q ) para el flip-flop JK Los multivibradores monoestables también se denominan multivibradores de un disparo
disparado por flanco negauvo después de cada pulso de reloj es: (one-shot). Cuando se dispara el monoestable, como se indica en la Figura 9.22c, el MV
pulso a = 1 pulso e = 1 · pulso e = O pulso g = O genera un pulso de corta duración.
pulso b = O pulso d = O pulso J = O pulso h = l

Multivibrador astable
J El versátil temporizador CI SSS puede ser utilizado para implementar multivibradores
FF Q
astables biestables o monoestables. El temporizador SSS se muestra conectado como mul-
CLK
tivibrad~r astable en la Figura 9.23a. Si ambos resistores (RA Y Rn) = 4.7 kQ (kilohmios)
Q y C = ¡ 00 µF, la salida será una cadena de pulsos de niveles TTL con una frecuencia
_r K
de 1 Hz.
Figura 9.21. Pr bl d La frecuencia de salida del MV de la Figura 9 .23a puede aumentarse decrementando el
o ema el tren de pulsos del flip-flop JK. valor de los resistores y/o capacitor. Por ejemplo, si los resistores (RA y R 8 ) = 330 Q y
=
C 0.1 µF, entonces la frecuencia de salida aumentará a unos 10 kHz.

l
 -- ·-----._ S DIGITALES
( 250 ] EORIA DE PROBLEMAS DE PRINCI PIO · FLIP-FLOPS Y OTROS MULTIVIBRADORES 251

+5 V Otr~ circuito multivibrador astable, que también utiliza inversores CMOS, se encuentra
en la Figura 9.25. Este MV contiene un oscilador controlado por cristal (4049a Y 4049b.)
con inversores (4049c y 4049d) utilizados para dar forma cuadrada a la onda. La frecuencia
4 Salida
R,4 8
TTL de salida está controlada por la frecuencia natural del cristal, que es de 100 kHz en este
CI
__rL{1-f1-- ... circuito. La frecuencia es muy estable y la onda cuadrada de salida tiene niveles de tensión
CMOS (unos 10 V p-p).
6
tempo-
rizador
RA --R B =47 kfl} salida "' 1 Hz
.
555 C =J00µF
680
e R,4 =Ra =-33 on } salida "' 10 kHz
C = 0.1 µF Salida 100 kHz 10 V p-p

10
(a ) CI temporizador 555 conectado como MV astable

Vista superior

GND +Vcc
Disparo Descarga
Salida Umbral Figura 9.25. MV astable controlado por cristal.
Reset Control tensión

(b) Temporizador CI DIP 555

Cuando se utilizan en los sistemas digitales, a los multivibradores astables, con frecuencia,
(e) Diagrama de patillas del temporizador 555
se les denomina relojes. Un reloj se utiliza en todos los sistemas digitales síncronos y basados
Figura 9.23. en microprocesador. Algunas características importantes del reloj de un sistema digital son
frecuencia, período del ciclo de reloj, estabilidad de frecuencia, estabilidad de tensión y forma
de onda. El período del ciclo del reloj se ca1cuta, utilizando la fórmula
El temporizador 555 se vende habitualmente como un CI DIP de 8 patillas, igual al
ilibujado en la Figura 9.23b. Las funciones de las patillas del CI temporizador 555 se l
muestran en la Figura 9.23c.
( T= l
. Otro circuito multivibrador astable se muestra en la Figura 9.24. Este MV utiliza dos
m~ersores__ CMOS del CI de seis inversores 4069. Observar que el uso de una fuente de
ahme~tacion de 10 V de es común (pero no estándar) en los circuitos CMOS. La frécuencia
donde T
f
= tiempo, s
= frecuencia, Hz
\ ...__ ____. / + j)
de sahda es d~ unos 1~ kH_z, pero puede variarse cambiando el valor o valores de los resis-
tores y capac1tor del circuito. .. . ~ ·) s l?W
Los relojes requieren pulsos de ondas cuadradas con rap1dos tiempos de subida y baJada.
.
100 k!l
PROBLEMAS RESUELTOS

9.42. Listar tres clases de multivibradores.

Salida
a:: 10 kHz 10 V p-p Solución:
Los multivibradores se clasifican en astables, biestables o monoestables.
--I7__n__n_ . •.
9.43. Otro nombre para el multivibrador astable es - - - •
Solución:
Figura 9.24. MV bl
asta e utilizando inversores CMOS . Un multivibrador astable también se denomina multivibrador autónomo.
 oITALES
JNCJPIOSDI
252 TEORIA DE PROBLEMAS DE PR
FLIP-FLOPS Y OTROS MULTIVIBRADORES 253
.. b dor biestable es -
9.44. Otro nombre para el multIVI ra 9.8. MULTIVIBRADORES MONOESTABLES
Solución: . denomina flip-lJop.
Un multivibrador biestable también se El multivibra~or monoestable o de un disparo genera un pulso de salida de duración fija
cada
. . d monoestable es - . vez que_se dispara su entrada. La idea básica del MV monoestable se muestra gráficamen
9.45. Otro nombre para un multivibra or te
en la Figura_9.22c. El disparo de entrada puede ser un pulso completo, una transición
Solución: L
. ul •vibrador de un disparo. a H del reloJ, ~ una transición H a L del pulso de disparo, dependiendo del tipo de disparo.
bl bién se denonuna m u El pulso de _salida_~uede se~ positivo o negativo. El diseñador puede ajustar la duración
Un MV monoesta e tam ·t r en el circuito MV de la Figura 9.23a del
pulso de sahda utihzando diferentes combinaciones de resistores-capacitor.
9.46. Al incrementar el valor de los resis. tores Y• eldecapac1
salida.
o
_ _ (decrecerá; aumentará) la frecuencia El temporizador adaptable CI 555 se muestra conectado como MV monoestable en la
Figura 9.26. Un corto pulso negativo de entrada produce un mayor pulso positivo de salida.
Solución: . MV de la figura 9.23a, decrecerá la frecuencia La duración t del pulso de salida se calcula utilizando la fórmula
Al incrementar el valor de los resistores y el capacitor en e1
de salida.
. d b . del punto del CI DIP de 8 patillas mostrado en la t = l.lR AC
9.47. La patilla número _ _ está e aJO
Figura 9.23b. donde RA es igual al valor del resistor en ohmios, C igual al valor del capacitor en faradios
y t igual al tiempo de duración del pulso de salida en segundos. Al calcular la duración
Solución: . . del
La patilla ¡ se localua debaJo del punto en 1a Parte superior del CI DIP de 8 patillas de la Figura 9.23b. pulso de salida t del multivibrador mostrado en la Figura 9.26 tenemos

9.48. Los pulsos de re1OJ• deI MV mostrado en la Figura 9·23a _ _ (son, no son) compatibles con t = l.i X 10,000 X 0.0001 = l.i S
los niveles TIL.
Solución: La duración t del pulso de salida para el MV monoestable de la Figura 9.26 es l.! s.
Los pulsos de reloj del temporizador 555 de la Figura 9.23a son niveles de tensión TTL (BAJO = OV El MV monoestable de la Figura 9.26 es no redisparable. Esto significa que cuando la
y ALTO = aproximadamente +4.5 V). salida del monoestable está en el nivel ALTO, desatenderá cualquier pulso de entrada.
También hay MV monoestables redisparables.
9.49. Los inversores 4069 utilizados en el MV de la Figura 9.24 son CI - - (CMOS,
TTL).
Solución: +5 V
El 4069 es un CI CMOS de seis inversores.
9.50. El MV astable mostrado de la Figura _ _ (9.24, 9.25) tiene una gran estabilidad
frecuencia en 10k'2
4
Solnción: Salida
Tempo- 3
rizador ___r--1. .,_
El multivibrador astable mostrado en la Figura 9.25 tiene una gran estabilidad en frecuencia. La frecuen-
cia de oscilación está controlada por el cristal. Entrada 555
7í
9.SI. La ~~ del multivibrador astable controlado por cristal de la Figura 9.25 es compatible
un c1rcu1to _ _ (CMOS, ITL). con
5 1
Solución: 100¡.iF 0.01
µF
La salida de 10 V del M V de la Figura 9 25 · ·¡¡
niveles de tensión TTL deben vari · sigui que es compatible con un circuito CMOS. Los
ar so1amente de Oa +,ca
5.5 v. T

9.52. El período del ciclo de reloj del MV de la F. Figura 9.26. Temporizador CI 555 conectado como MV monoestable .
. 1gura 9.25 es de _ s_
Solución:
. La fórmula es T = 1/f, así que T = I/IOO,OO0 =
En la Figura 9.27, el CI monoestable TTL 741 21 ~e _utilizMa parha ge:p.terar dsimp/eds _p_ulsos
. . · l TTL ·
Figura 9.25 es de 0.0000 1 s, 0 JOµs . O.OOOOI. El penodo del ciclo de reloj para el MV de la d e mve es cuan do se pulsa un conmutador mecamco. . - T uc ·os en · rena
1
d ores · igita es
utilizados en ed.ucación técnica y en trabajo de diseno utt izan circu~tos _e _este tipo r:ara
generar pu lsos d e re loJ,; si·mples • Se dispone de los dos pulsos de reloJ , positivo y negativo,
en la salida normal (Q) y complementaria (Q) del CI monoesta ble 74121 .
-
 E PRINCIPIOS DIG ITALES 255
FLIP-FLOPS Y OTROS MULTJVJBRADORES
254 TEORIA DE PROBLEMAS D
+5 V
El diagrama de patillas y la tabla de verdad del CI monoestable 74121 se reproduce en
la Figura 9.28. Observar que el monoestable 74121 tiene tres entradas de disparo separadas
(A 1, A2 Y B). Normalmente, cada vez sólo se usa una entrada. En la aplicación de la
Figura 9.27, la entrada .4 1 (patilla 3) sirve como entrada de disparo. Esta situación está
JOOk.11 14
reflejada en la línea 6 de la tabla de verdad (Fig. 9.28b). Las entradas ,4 2 y B están en
íf2 B ce Q 6 _f+L.._ ALTA, Y la entrada de disparo A I reacciona en la transición del nivel ALTO al BAJO del
ext/C,x , pulso de disparo.
Mono- Salidas Los multivibradores monoestables son útiles para aplicaciones de temporización cuando
ext estable la precisión no es crítica. También se utilizan los monoestables para introducir retardos en

r w,
Entrada 74121
los sistemas digitales .
...L- 3 A1 Q¡ ~
OOl,.F G:D -

Figura 9 .27 . CI 741 2 1 conectado para generar pulsos de reloj simples. PROBLEMAS RESUELTOS

La duración del pulso de salida puede ajustarse ~ariando ·l°s tires ~el resistor R y 9-53_ Un multivibrador ___ también se denomina multivibrador de un disparo.
capacitar C. Para calcular la duración del pulso de sahda se utr iza a ormu a
Solución:
Un MV monoestable también se denomina multivibrador de un disparo.
1 = 0.7R C
9.54. El circuito monoestable de la Figura 9.26 genera una salida-~- (negativa, positiva) cuando
1 donde R es el valor del resistor en ohmios, C el del capacitar en faradios Y t la duración es disparado por un pulso de entrada negativo.
1 1
del pulso de salida en segundos. Al calcular la duración del pulso de salida en el monoestable
Solución:
de la Figura 9.27 tenemos
El monoestable de la Figura 9.26 genera un pulso de salida positivo cuando es disparado por un pulso de
entrada negativo.
t = 0.7 X 15,000 X 0.000001 = 0.0105 S

9.55. ¿Cuál es la duración I del pulso de salida del monoestable de la Figura 9.26 si RA = 9.1 kQ y
La duración del pulso del monoestable de la Figura 9.27 es de 0.0105 s, o unos 10 ms. C = I0µF?
Solución:
Entradas Salidas La fórmula es .t = I.IRAC; entonces
( = 1.1 X 9J(l() X 0.0QOOJ
A1 Ai B Q ij La duración del pulso de salida del monoestable será 0.1 s.
L X H L H
X
9.56. Una transición ___ (Ha L, La H) del pulso de disparo mostrado en la Figura 9.27 hace que
L H 1 H
X X el multivibrador genere un pulso de salida.
L L H
H H X L H Solución:
H ¡ H rt.. "l..I
¡ En la Figura 9.27 es la transición ALTA a BAJA del pulso de disparo la que provoca que el monoestable
H H :.rL ,.:,- genere el pulso de salida.
¡ ¡ H rt.. -u-
L X t J7._ LJ 9.57. En la Figura 9.27, ¿cuál será la duración del pulso de salida si R = 30 kQ y C = 100 µF?
X L t J7._ -u-
Solución:
H = Nivel de tensión ALTO
L = Ni vel de tensión BAJO La fó rmula es
X = irrelevante .t = 0.7RC
T = transición BAJO a AL TO
l = transición AL TO a BAJO así
(a) Diagrama de patillas t = 0. 7 X 30,000. X 0.000!
(b) Ta bla de verdad ( .
Figura 9 .28 . Cortes,a de Signetics Corporation ) La duración del pulso de salida del CI 74 12 1 será 2.1 s.
e' monoestabl e comere ~ITTL74121
.
.
 FLIP-FLOPS Y OTROS MULTIVIBRADORE S 257
OBLEMAS DE PRJNCJP!OS DIGITALES
256 TEORIA DE PR · la entrada de disparo Y se
activa _
. 9 27 se 9 .66. Listar la salida binaria (en Q), del flip-flop RS síncrono de la Figura 9.7, para cada uno de los
ostrado en la f¡gu~a · om Jementaria (Q). ocho pulsos.
9.58. Al pulsar el conm utador SW\! ositivo) en la salida c p
genera un pulso - - (negaU ' p . Res. pulso a = O pulso e = O pulso e = l pulso g = O
y se genera un pulso negativo en la pulso b = O pulso d = l pulso f = l pulso h = O
74121
Solución: . ara el monoestable . ZBb
Al pulsar SWI en la Figura 9.27 se ~1sf bla de verdad de la Figura 9. .
· - 9.67. Considerar la F igura 9.30. El flip-flop RS es disparado por el flanco _ _ _ (a nterior, posterior)
salida complementaria (Q). Ver también ª ª del pulso de reloj:
Res. anterior.

PROBLEMAS SUPLEMENTARIOS
S FF Q
. tonces la salida Q está en el n ivel _ _ _ (ALTO,
9.59. Si se dice que «el flip-flop eS!á en set», en CLK
BAJO). R Q
Res. ALTO.
o o
. . RS) es un eiemplo de dispositivo que opera síncronamente.
9.60. Un flip-flop _ _ (RS smcrono, . ,
Res. RS síncrono. Figura 9.30. Problema del tren de pulsos del flip-flop RS síncrono.

9.61. Un flip-flop _ _ (D, RS) no tiene entrada de reloj .

Res. RS. 9.68. Listar la salida binaria (en Q ), del flip-flop RS síncrono de la Figura 9.30, para cada uno d e los
seis pulsos de entrada.
9.62. Los circuitos lógicos combinacionales y el cerrojo RS operan - - - (asíncrona mente, síncrona-
Res. pulso a = I pulso e = O pulso e = I (condición prohibida)
mente). pulso f = I
pulso b = O pulso d = I
Res. asíncronamente.
9.69. Lista r el modo de operación para el flip-flop RS síncrono de la Figura 9.30 co n cada pulso que
9.63. La salida normal de un flip-flop es la salida _ _ (Q, Q).
dispa ra la unidad .
Res. Q.
Res. pulso a = set pulso d = set
pulso b = reset pulso e= condición prohibida
9.64. Listar la salida binaria (en Q), del cerrojo RS de la Figura 9.29, para cada uno d e los ocho pulso J = set (S = 1, R = O en el
pulsos. pulso e = ma ntenimiento (S y R son O
en el flanco a nterio r) fl anco anterior)
Res. pulso a = O pulso e = I pulso e= l pulso g = I
pulso b = O pulso d = O pulso f = l (prohibido) pulso h = I 9.70. Listar la salida binaria (en Q), del flip-flop D mostrado en la F igura 9.11 , después d e cada uno

~7
hg-n
=__r / ed

Figura 9.29 . p bl
c ba
s

R
FF
Q

Q
?
de los oc ho pulsos de reloj .
Res. pulso a = I
pulso b = O
pulso e = I
pulso d = O
pulso e = I
pulso J = O
pulso g = l
pulso h = I (cond ició n prohibida)

9.71. Acudir a la Figura 9.11. ¿Qué entrada tiene el control del flip-flop dura nte el pulso e?
R es. La entrada de preset (PS) se activa durante el pulso e y anula a todas las demás. Pone la salida Q a 1.

9.72. Acudir a la Figura 9.ll. ¿Qué entrada tiene el control d el flip-flop durante el pulso/?
R es. La entrada de borrado (CLR) se activa durante el pulso f Y anula a todas las demás. Pone en reset
la
ro ema del tren de pulsos del flip-flop RS. salida Q(O).

9.73. El flip-flop de retardo también se denomina flip-flop tipo - - - (D, T) .

9.65. Listar el modo de operación del fl ip-fl o RS
ocho pu lsos. P , mostrado en la Figura 9 .29 , para ca d a uno d e Jos R es. D.
Res. pulso a = reset
pu lso d = reset
t. 9.74. En un flip-flop D , el bit d e da to de la e ntr~da D es retardado - - - (0 , 1, 2 , 3, 4) pulso (s) d e
pu lso b = mantenimiento pulso g = set
pulso e= set pulso e= set reloj hasta que llega a la salida _ _ (Q, Q) .
pu lso J = condición prohi bida pulso h = ma ntenimiento R es. I ; Q.
- 258 TEORIA DE PROBLEMAS DE PRINCI
PIOS DIGITALES
FLIP-FLOPS Y OTROS MULTI VIBRADORES 259

· fli f]op de- (conmutación, tabla de verdad)

· 9.87. Un flip-flop también se denomina multivibrador
9.75. El flip-flop tipo T también se denonuna P-
R es. biestable. --- ·
R es. conmutación. .
. ectar un flip-flop JK como fhp-flop T.
9.76. Dibujar un diagrama lógico que muestre como con 9.88. Un reloj autónomo también se denomina multivibrador ___ .
R es. astable.
R es. Véase Figura 9. 14b.
. conectar un flip-flop JK Y un inversor como
9.77. Dibujar un diagrama lógico que muestre como 9.89. Un multivibrador de un disparo también se denomina ___ .
flip-flop D. R es. multivibrador monoestable.
Res. Véase Figura 9. 14a.
9.90. La ventaja principal de un reloj controlado por cristal es su estabilidad de ___ .
. . . . Q- ) d fli flop JK mostrado en la Figura 9.16, después de cada uno
9.78. Listar la salida bman a (en , eI P- Res. frecuencia.
de los ocho pulsos de reloj.
pulso g = 1 9.91. Si un MV astable tiene un período de ciclo de reloj de 0.000001 s, la frecuencia del reloj es
Res. pulso a = O pulso e = O pulso e = 1 de ___ _
pulso h = O
pulso b = O pulso d = 1 pulso f = O
R es. 1 MHz.
9.79. Acudir a la Figura 9. 16. Las entradas - - - (asíncronas, síncronas) al flip-flop JK se utilizan en
esta unidad. 9.92. La salida del MV astable de la Figura 9.25 _ _ (es, no es) compatible TTL.
Res. Las entradas J. K y CLK son entradas asíncronas. Res. no es (la tensión es demasiado alta).

9.80. Acudir a la Figura 9. 17. ¿Qué entrada tiene el control del fl.ip-flop JK durante el pulso a?
Res. PR (entrada de preset activada con BAJO pone a la salida Q a 1).

9.81. Acudir a la Figura 9. 17. ¿Qué entrada tiene el control del fl.ip-tlop JK durante el pulso d?
Res. CLR (entrada de clear activada con BAJO pone a la salida Q a O).

9.82. Acudir a la Figura 9. 17. Listar la salida binaria en Q (salida complementaria) del flip-flop JK
después de cada uno de los siete pulsos de reloj.
Res. pulso a = O pulso e = O
pulso b = 1 pulso f = O
pulso e = O pulso g = 1
pulso d = l

9 -83 · Un ilip-flop disparado por flanco n~tivo. transfiere el dato de la entrada a la salida en el
flanco - - - (anterior, posterior) del pulso de reloj.
Res. anterior.

Un ~~_flop disparado por flan co positivo transfiere

9.84. tra
el dato de la entrada a la salida en la
nsi□on - - (H ª L, L a H) del pulso de reloj.
Res. L a H.

9.85. Acudir a la Figura 9 2 ¡ Listar la salida b . . _

de cada uno de los ~ b-o pulsos de relo· mana (en Q), del flip-flop JK maestro-esclavo, después
1-
Res. pulso a = O pulso e = 0
pulso e= l p ulso g = 1
pulso b = 1 pulso d = 1
pu lso f =o pulso h = o
9.86. Acudir a la Figura 9.21. LiStar el mod .
negativo para cada un o de los I d O de operación del flip-tlop JK disparado por flanco
pu sos e reloJ.
Res. pulso a = set
pulso b = reset pu lso d = conmutaci ón
pulso e = conmutación pulso e= mantenim· pulso g = reset
pulso f - . iento pul so h = conmutación
- mantenimiento (J
tra nsición H L dy K = O durante
a el pulso)